高重复率卫星激光测距中后向散射干扰及规避

大气后向散射对高重复率卫星激光测距（Satellite Laser Ranging,SLR）的回波接收产生干扰且随测量频率增加愈发严重,已成为制约SLR工作频率提升的关键因素之一。根据大气散射雷达探测方程,分析了探测系统接收到的大气后向散射光功率及对回波接收的影响,以上海天文台现有收发分离的SLR系统为平台,通过试验验证了分析的合理性;据此厘清后向散射干扰产生时序,给出基于激光发射时序控制的后向散射规避方法。通过在高重复率距离门控电路中添加激光点火信号产生模块,并实时判断后向散射干扰情况以控制点火信号是否延迟输出,基于FPGA（Field Programmable Gate Array）完成了后向散射自动规避电路,成功应用在上海天文台高重复率SLR的常规观测中,实现了对散射的完全规避,且对Lageos等重点激光卫星的平均点火频率下降率低于2%,具有很好的推广应用价值。     

高重复率激光时间比对激光发射时序精确控制

我国空间站即将首次开展高重复率（~kHz）星地激光时间比对,搭载的星载探测器拟采用固定门控开启模式,对地面激光发射时序的控制提出了高实时、高重复率和高精度等要求。基于卫星激光测距（SLR）的距离门控原理,提出高重复率激光时间比对地面激光点火信号精确产生方法,以使上行激光脉冲能在门控信号之后短时间内到达星载探测器,极大减少噪声干扰。该方法可在单片可编程门阵列FPGA中实现,具有重复率大于10 kHz、控制精度5 ns以及软件交互简单等优势,结合方法计算精度和半导体泵浦激光器的纳秒级触发抖动,预计地面激光发射时刻精度最终控制在10 ns以内,满足空间站激光时间比对激光发射时序的控制需求,并可为其他激光时间比对工程的实施提供技术支持。     

10 kHz重复率全天时卫星激光测距

在上海天文台1 kHz卫星激光测距系统上,通过885 nm端面泵浦Nd：YAG实现对激光器改进和升级;对泵浦电流、Nd：YAG冷却水温及再生放大建立周期加以控制,在10 kHz下获得6 W功率532 nm近等幅值皮秒激光脉冲输出,发散角0.6 mrad,脉宽30 ps,光束质量M²=1.2。测量与分析各重复率1 kHz、2 kHz、4 kHz、5 kHz、6.25 kHz、10 kHz下单光子探测器噪声水平、虚警概率与距离门控的关系,噪声光子数N与重复率f关系为;重复率10 kHz下虚警探测概率P与距离门控Δt关系为,获得的含噪声、测量频率与激光能量的激光回波数表达式对测距系统设计有一定指导作用。通过距离门控控制实现了10 kHz全天时卫星激光测距,并实现同步轨道3.6 x 10⁴ km的北斗卫星Compassi6b白天测量。     

高重复频率卫星激光测距实验研究

介绍了上海天文台开展高重复频率激光测距实验和卫星实测情况.通过研制事件模式距离门控电路,开发高实时性测距控制软件,引进高精度事件计时器,利用重复频率为1 kHz、能量2 mJ的半导体泵浦激光器,以60 cm激光测距仪为平台,成功实现了对(800～7000)km卫星的高重复频率激光测距,所获得的回波数据是常规低重复频率测距的2～3个数量级.     

流动卫星激光测距系统的距离选通实现方法

现有流动卫星激光测距系统的距离选通模块因硬件架构问题,有稳定性不高、可靠性不强等不足。由于和固定站的设备互不兼容,因此需要研制新的距离选通模块,在兼顾高集成度的同时提升运行稳定性。在基于距离选通与后向散射规避的实现原理基础上,依靠ARM、FPGA嵌入式双核心架构设计全新的距离选通模块。采用人卫激光测距卫星lageos1、ajisai和地球同步卫星compassi3的星历进行距离门参数拟合等测试。经测试,该距离门控模块参数拟合误差小于0.01%,在2 kHz重复频率下单次预期回波时刻计算时间约为34.365 μs,平均后向散射规避点火频率损失率低于1%,在2 kHz重复频率下距离门分辨率优于5 ns,高频率门控信号输出平稳,并且能够满足20 kHz以上的重复频率应用需求,符合预期结果,具有实际应用价值。     

一种高稳定度片内时钟发生器的研究与设计

本文提出了一种高稳定度片内时钟发生器电路的设计方法.该电路由差动比较器、精确电流产生电路、充放电电路及其控制电路组成.用精确控制的电流对片上电容进行充放电,从而得到了高稳定度的精确时钟信号.电路设计基于CSMC公司的0.5（mCMOS混合信号模型,仿真结果表明,25（C时的输出频率为443kHz,改变环境温度-40~85（C,其频率稳定度为（25ppm/（C.该电路可以在（-（A/D转换器等电路中替代昂贵的温度补偿晶体振荡器（TCXO）作为系统的时钟源.     

基于FPGA可配置任意整数半整数50%占空比时钟分频的实现

基于FPGA,采用FPGA内部相移时钟,设计了一种可配置任意整数半整数50%占空比的时钟分频电路。以环形触发器电路为主要分频电路,根据各相移时钟的相位关系调整输出时钟占空比。设计结合时钟的相位关系与分频时钟周期的关键点,以多输入差分锁存结构完成输出时钟的占空比调整,最终实现整数、半整数分频。最后对电路进行了仿真验证。     

高重复率窄脉宽Nd∶YVO_4板条激光器

部分端面抽运的混合腔板条激光器是一种新型的全固态激光器,采用这种结构,实现了高重复率调Q运转。在脉冲抽运情况下,1kHz运转时,得到脉宽4.6ns,单脉冲能量4.5mJ的激光输出。在连续抽运调Q输出情况下,5kHz高重复率运转时,获得了脉宽6ns,单脉冲能量3.1mJ的脉冲序列输出,平均功率超过15W;当重复率高达25kHz时,得到脉宽9.5ns,单脉冲能量1.2mJ的激光输出,平均功率达30W。实验结果表明,输出水平还有很大的提升空间。     

基于FPGA的时间间隔测量系统的设计

为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环（PLL）电路得到高频时钟,时钟管理器（DCM）实现高速时钟移相,内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中     

高重复率窄脉宽Nd:YVO4板条激光器

部分端面抽运的混合腔板条激光器是一种新型的全固态激光器,采用这种结构,实现了高重复率调Q运转.在脉冲抽运情况下,1 kHz运转时,得到脉宽4.6 ns,单脉冲能量4.5 mJ的激光输出.在连续抽运调Q输出情况下,5 kHz高重复率运转时,获得了脉宽6 ns,单脉冲能量3.1 mJ的脉冲序列输出,平均功率超过15 W;当重复率高达25 kHz时,得到脉宽9.5 ns,单脉冲能量1.2 mJ的激光输出,平均功率达30 W.实验结果表明,输出水平还有很大的提升空间.     

相干激光测风雷达高分辨距离门自适应技术研究

脉冲相干激光测风雷达的信号处理通常采用固定长度距离门来划分时域信号,并对每个距离门做频谱计算得到风速度信息。固定距离门的时域信号划分存在中频信号的非整周期截断问题,导致频谱计算时出现频谱泄露而产生误差,使信噪比降低。文中提出一种基于整周期搜索的自适应距离门划分方法,距离门长度与中频信号频率自适应,可实现对信号的整周期分割,避免了频谱处理中的频谱泄漏问题,提高频率估计精度。采用加噪信号对两种处理方法进行仿真分析,结果表明:自适应距离门方法可实现距离门长度与中频信号的自适应,在信噪比小于1 dB时,该方法得到的中频估计误差是固定距离门方法的38%~62%。应用自适应距离门方法处理激光测风雷达系统获取的转盘和风场回波信号,与使用固定距离门方法的激光测风雷达测量结果进行对比。结果表明:自适应距离门划分方法对转盘速度测量的均方根误差为0.19 m/s,大气风速度测量的距离分辨率在7~11 m之间变化,均优于固定距离门方法,实现了激光测风雷达的距离分辨率和测量精度的提升。     

基于BUFGMUX与DCM的FPGA时钟电路设计

与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。     

Dynamic Reconfiguration Technologies Based on FPGA in Software Defined Radio System

Partial Reconfiguration (PR) is a method for Field Programmable Gate Array (FPGA) designs which allows multiple applications to time-share a portion of an FPGA while the rest of the device continues to operate unaffected. Using this strategy, the physical layer processing architecture in Software Defined Radio (SDR) systems can benefit from reduced complexity and increased design flexibility, as different waveform applications can be grouped into one part of a single FPGA. Waveform switching often means not only changing functionality, but also changing the FPGA clock frequency. However, that is beyond the current functionality of PR processes as the clock components (such as Digital Clock Managers (DCMs)) are excluded from the process of partial reconfiguration. In this paper, we present a novel architecture that combines another reconfigurable technology, Dynamic Reconfigurable Port (DRP), with PR based on a single FPGA in order to dynamically change both functionality and also the clock frequency. The architecture is demonstrated to reduce hardware utilization significantly compared with standard, static FPGA design.     

合成孔径雷达定时器的FPGA实现

给出了一种采用FPGA实现合成孔径雷达定时器的设计方案，通过合理的时钟设计，使全局时钟的畸变达到最小，保证得到高质量同步的全局时钟。同时对工作时钟采用二的幂次方分频后作为脉冲宽度和延时的调整时钟，从向保证了控制精度。实验证明，该定时器具有输出脉冲抖动小，脉冲宽度和延时控制精确，集成度高，可靠性好的优点。     

机载相控阵雷达和差通道地面杂波功率谱分析

本文采用沿距离门一等多普勒线区域积分求杂波功率的方法，通过建立和差波束天线方向图模型，对机载相控阵雷达在常规脉冲高、中、低脉冲重复频率（ＰＲＦ）时和差通道的地面杂波功率谱进行了研究，分析了杂波功率谱受载机速度、ＰＲＦ、脉冲宽度、波束指向等参数影响的变化规律．分析结果对机载相控阵雷达杂波模拟和雷达信号处理都有实际应用意义。     

数字电视插播系统的设计与实现

针对数字电视节目替换过程中出现的马赛克和黑屏现象,提出一种基于AVS标准的数字电视节目插播系统的设计和实现方法。采用节目参考时钟的调整、拼接点的选择、缓冲区控制和码率调整这3种措施,在设计的FPGA硬件平台上实现了节目插播的无缝拼接。对实际的数字电视节目进行测试,结果表明设计的数字电视无缝插播系统能流畅播放节目,无马赛克和黑屏现象。     

基于Virtex-4的DCM动态重配置设计

介绍了Xilinx FPGA中DCM的结构和相关特性,提出了一种基于Xilinx FPGA的DCM动态重配置的原理方法,并给出了一个具体的实现系统。系统仅通过外部和Xilinx XC4VFX100相连的少数控制线,就可以在输入100 MHz时钟源的条件下,对DCM进行50～300 MHz范围内准确、快速地变频。本设计系统具有接口简单、实时性强、稳定性高等特点,目前已成功应用到某星载系统中。     

基于FPGA的IIR数字滤波器的实现

数字信号处理在科学和工程技术许多领域中得到广泛的应用,与FIR数字滤波器相比,IIR数字滤波器可以用较低的阶数获得较高的选择性,本文采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法,然后通过MAX＋PLUSⅡ的设计平台,采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加4个功能模块。分别对各模块采用VHDL进行描述后,进行了仿真和综合。仿真结果表明,本课题所设计的IIR数字滤波器运算速度较快,系数改变灵活,有较好的参考价值。     

一种全数字时钟数据恢复电路的设计与实现

时钟数据恢复(CDR)电路是数据传输系统的重要组成部分.对于突发的数据传输,传统的锁相环法很难达到其快速同步的要求.对此,文中提出一种改进型超前滞后锁相环法的全数字时钟恢复算法,与同类电路比较,具有数据码率捕获范围宽、辅获时间短的优点.文中还介绍了用FPGA来完成该电路设计.理论分析、仿真和实际测试表明,对非归零码,该电路的码率捕获范围5-20 MHz,20 MHz码率时相位抖动容限为2 ns.