基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。     

基于FPGA的多通道同步数据采集存储系统

设计一种基于FPGA的多通道同步数据采集存储系统,分为多通道同步数据采集模块和数据存储模块。系统设计采用多通道数据的同步实时采集以及坏块检测技术。多通道同步数据采集模块能够实现同时测量多路相关信号．数据存储模块能够准确无误存储采集数据,便于后续数据分析。经实际运用,系统可满足多通道同步数据采集存储要求,其性能安全可靠。     

基于FPGA的多通道同步数据采集存储系统

设计一种基于FPGA的多通道同步数据采集存储系统,分为多通道同步数据采集模块和数据存储模块.系统设计采用多通道数据的同步实时采集以及坏块检测技术.多通道同步数据采集模块能够实现同时测量多路相关信号.数据存储模块能够准确无误存储采集数据,便于后续数据分析.经实际运用,系统可满足多通道同步数据采集存储要求.其性能安全可靠.     

基于FPGA具有自适应功能的数据采集系统设计

为了满足工业上数据采集的自适应需要,本文采用FPGA设计实现了高速数据采集,整个系统分为高速数据采集模块、数据缓冲模块、数据存储模块。其中数据采集模块对滤波放大后的输入信号进行采样,采样率可调;数据缓冲模块负责对采样得到的数据进行缓存：数据存储模块负责将缓存后的数据传输至存储器进行存储。使用Quartus Ⅱ仿真工具对...     

基于三维成像技术的激光图像处理系统

采用图像处理技术处理后的激光三维图像能够显著提升图像精度,为刑事侦查、工业部件生产提供可靠的图像依据。通过设计基于三维成像技术的激光图像处理系统解决三维成像技术精度低、耗时长的问题。系统主要包括激光三维成像模块、DDR外接存储模块、FPGA模块、上位机等部分;激光三维成像模块增加转镜获取高精度的激光三维图像,DDR外接存储模块负责存储激光数据,分散FPGA模块资源损耗,通信电路模块负责传输DSP和上位机、DSP和FPGA之间的激光数据;软件部分依据激光三维成像原理获取激光数据,基于OpenGL软件接口重构激光三维图像表面。实验结果显示,系统成像精度高,处理激光三维图像效率和可靠性强,在激光三维图像处理方面的应用前景广阔。     

基于Nandflash陈列的高速存储技术研究

介绍了传统高速存储的实现方式,分析了用Nandflash实现海量存储的优点,实现了基于Nandflash阵列的实时高速存储模块,存储模块采用光纤FC作为数据输入端,在FPGA控制下实时存储到Nandflash阵列中,并将存储的数据通过CPCIE总线下传给其它模块作实时或事后分析、判读、处理、回放。实验结果表明,基于Nandflash的存储阵列,存储速度可达到900MB/s以上,满足高分辨率高帧频CCD相机及SAR成像存储需求。     

基于Nandflash阵列的高速存储技术

介绍了传统高速存储的实现方式,分析了用Nandflash实现海量存储的优点,实现了基于Nandflash阵列的实时高速存储模块。存储模块采用光纤FC作为数据输入端,在FPGA控制下实时存储到Nandflash阵列中,并将存储的数据通过CPCIE总线下传给其他模块作实时或事后分析、判读、处理、回放。实验结果表明,基于Nandflash的存储阵列,存储速度可达到900MB/s以上,满足高分辨率高帧频CCD相机及SAR成像存储需求。     

基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

基于FPGA和FLASH的多路数据存储技术

针对多路数据存储中所采集数据传输与存储速率不匹配的问题,提出一种基于FPGA和FLASH的多路数据存储技术。FPGA芯片可以通过RS 422串并转换模块将输入的串行数据转换为并行数据存入第一级数据缓存,主控模块对其重新编帧后存入第二级数据缓存中,最后在FLASH控制模块作用下把数据存入FLASH存储器中。经测试,从FLASH存储器中读取的数据正确,该系统工作可靠。     

高速密集多路光电信号的并行采集与控制

针对激光光幕坐标靶测试中控制器I/O口不足的问题,提出现场可编程门阵列(FPGA)和单片机相结合实现高速密集多路光电信号的并行采集与控制.采用FPGA作为光电开关信号数据的采集和存储装置,单片机控制FPGA的工作,并处理、显示数据.对7.62 mm弹丸的过靶坐标进行了测试实验,结果证明,基于FPGA和单片机的高速密集多...     

实时视频信号的Sobel边缘检测的FPGA实现

在实时视频信号处理中,由于边缘检测等图像处理算法的数据量大,系统采用FPGA+DSP的图像处理方案。利用FPGA可对数据并行处理的特点,在FPGA中实现数据量大、处理速度要求高,但算法结构简单的低层处理算法。文中介绍了在FPGA中实现Sobel边缘检测算法的方法,并提出了自适应阈值的处理方案。实验结果证明,FPGA能够对实时视频信号完成Sobel边缘检测,且自适应阈值模块保证了系统在环境亮度变化的情况下,得到良好的边缘检测效果。     

基于FPGA的JPEG编解码设计

JPEG（Joint Photographic Experts Group）作为一个基本的图像压缩方式,已经得到了广泛的运用。而FPGA具有的并行计算特点,使得越来越多的设备利用FPGA对jpeg文件进行编解码。从整体上介绍JPEG编解码的基本算法,并着重介绍了在DCT和Huffman两个模块中使用的方法。在DCT／IDCT模块中,为了提高处理速度,充分利用FPGA并行处理的特点。对于Huff-man解码模块,采用附加码位宽的查找表方法,并利用综合工具将查找表综合到片内存储器中这一特点来减少资源。     

图像边缘检测系统的硬件设计

介绍了一种视频检测系统中图像边缘检测子系统的设计方案及其实现过程。选择Sobe!算子作为设计系统的核心算子。该系统采用Ahera公司的FPGA（现场可编程门阵列）芯片作为中央处理器,由帧数据接收模块、像素值串入并出模块、像素窗口刷新模块、数据处理模块及相关配置电路组成。像素窗口刷新模块本质为一个移位寄存器,用于实现像素处理窗口的更新,并将更新后的数据送入数据处理模块实现Sobel算法和整个图像边缘检测的过程。系统在QuartusII软件平台下开发,通过仿真证明符合设计要求,并被成功下载到Cyclone系列FPGA中。本系统还可应用在需要对图像进行高速处理的场合。     

线列红外偏振成像系统的设计

作为近年来偏振探测技术研究的新热点,焦平面分割型偏振探测器在增强目标与背景对比度和伪装目标识别方面具有明显效果。基于线列短波红外微偏振探测器,设计了一种以Jetson TX1 为处理核心的成像系统。该系统主要包括控制模块和处理模块。其中,控制模块由探测器驱动板和FPGA控制板构成〗,用于实现探测器信号AD转换和图像信号usb传输等;处理模块采用Jetson TX1平台,用于实现图像信号usb接收、积分时间调节、非均匀性校正、偏振度计算以及GPU并行算法。开展了目标场景红外与偏振成像实验,获得了分辨率为500×268的红外图像和红外偏振图像。     

红外实时图像增强的硬件设计与实现

根据红外图像特点,提出了基于FPGA＋SRAM的硬件实时图像处理结构.该硬件设计包含4个主要模块：视频处理模块、FPGA模块、图像存储模块和DA转换及视频合成模块.FPGA是该系统的核心部分,能够实现2D-TDI、图像锐化和非均匀性校正等算法;SRAM阵列是暂存实时图像的,用于算法的实现;FPGA配置FLASH存放FPGA的配置程序;完成硬件调试工作后,尝试实现了部分图像增强算法.     

Configurable Data Memory for Multimedia Processing

In modern multimedia applications, memory bottleneck can be alleviated with special stride data accesses. Data elements in stride access can be retrieved in parallel with parallel memories, in which the idea is to increase memory bandwidth with several memory modules working in parallel and feed the processor with only necessary data. Arbitrary stride access capability with interleaved memories is described in previous research where the skewing scheme is changed at run time according to the currently used stride. This paper presents the improved schemes which are adapted to parallel memories. The proposed novel parallel memory implementation allows conflict free accesses with all the constant strides which has not been possible in prior application specific parallel memories. Moreover, the possible access locations are unrestricted and the accessed data element count equals to the number of memory modules. Timing and area estimates are given for Altera Stratix FPGA and 0.18 micrometer CMOS process with memory module count from 2 to 32. The FPGA results show 129 MHz clock frequency for a system with 16 memory modules when read and write latencies are 3 and 2 clock cycles, respectively. The complexity of the proposed system is shown to be a trade-off between application specific and highly configurable parallel memory system.     

图像采集压缩和高清分析并行处理的硬件系统设计

将DSP与FPGA结合,设计一种对CMOS图像传感器进行图像采集和处理的硬件系统。该系统能够在硬件层面把图像分路处理,一路直接压缩后传输,另一路循环存储到多帧高清图像存储区,便于软件分析,较好地解决了传输带宽不足与智能监控需要高分辨率图像进行分析处理的矛盾需求。该系统具有高清图像实时采集处理的优点和硬件平台通用性,可用不同软件实现不同的图像分析处理。     

灰度梯度自适应阈值二值化算法的FPGA实现

根据红外图像中目标与背景之间灰度比梯度特性,提出了一种自适应阈值二值化算法,并利用FPGA并行流水处理特点,采用模块化设计,完成了该算法的FPGA实现.算法实现由灰度比二值化模块和自适应阈值T模块两部分组成.灰度比二值化模块根据同步信号流水计算模板内灰度比梯度,并根据差值大小进行二值化.自适应阈值T模块根据背景的变化规律实时调整输出阈值大小,以实现对灰度比二值化模块作用范围的控制.实验结果表明,该算法虚警率较低,运算耗时少,满足实时处理的要求.     

宽带DRFM雷达干扰机信号处理模块设计

给出了宽带数字射频存储器(DRFM)雷达干扰机信号处理模块组成框图以及信号处理流程,描述了模块实现的关键技术,特别是在FPGA中实现高速信号并行处理的方法.该信号处理模块可以提供1 GHz瞬时处理带宽,存储深度达到2 048 μs,可实现对新体制宽带雷达有效干扰,具有广阔的应用前景.