一种超低相位噪声宽带频率合成器的设计

基于对双环频率预置技术和谐波混频技术的理论分析,将混频锁相合成方式与高次倍频合成方式相结合,采用鉴相极性可变的非常规设计,提出一种宽带小步进超低相位噪声频率合成器的低成本实现方案,并对合成器的相位噪声和杂散抑制指标进行了理论分析。试验证明,在8 GHz输出频率下,方案实现了低于-132 d Bc/Hz@10 k Hz的相位噪声和70 d B以上的杂散抑制性能。对宽带超低相位噪声频率合成器的设计具有借鉴意义。     

K波段低相位噪声频率综合器的设计与实现

采用双锁相环混频设计方案,设计了一种低相位噪声频率综合器,实现了单锁相环难以实现的低相位噪声指标。在系统理论分析的基础上,优化了电路布局,实际的电路尺寸为45.0 mm×30.0 mm×12.0 mm,实现了小型化K波段低相位噪声频率综合器。对频率综合器电路进行了测试,输出信号相位噪声为 -95 dBc/Hz @1 kHz和 -99 dBc/Hz @≥40 kHz,杂散为-72 dBc,完全满足设计指标的要求。     

基于级联式偏置锁相环的低相噪宽带频率合成器*

为提高锁相环的相位噪声性能,本文设计了一种级联式偏置锁相环来实现宽带低相噪频率合成器,通过理论分析得到其相位噪声模型,证明了该技术能够有效地降低锁相环路中鉴相器的噪声基底,并且混频交互调产生的所有杂散可由环路滤波器抑制,从而将窄带高频谱纯度信号扩展为宽带高频谱纯度信号。基于该技术提出了2GHz ~5GHz 的低相噪宽带频率合成器方案,并对其相位噪声指标进行了分析。理论与实验结果表明,相比于传统的小数分频式锁相环方案,该方案的带内相位噪声有明显改善。     

一种超宽带频率综合器设计与实现

介绍频率综合器指标要求,在比较频率合成常用方法的基础上描述一种具有三通道输出的小步进超宽带频率综合器实现构架,推导和分析关键设计参数表达式,计算理论性能指标,给出各个通道的详细实现方案。基于国产器件完成样机设计和测试。测试结果表明该频率综合器具有超宽带频率输出、低相位噪声、低杂散、低谐波、细步进输出等特点,满足指标要求。     

一种低相位噪声的UHF频段小数分频频率综合器

提出并实现了一款采用相位噪声优化技术的特高频(UHF)频段小数分频频率综合器,其工作频率为0.8～1.6 GHz.采用死区消除技术减少了鉴频鉴相器和电荷泵的噪声对系统的影响.采用分布式变容管结构和二阶谐波滤除技术设计压控振荡器,使压控振荡器获得了更低的相位噪声.采用新型的陷波滤波技术设计△-∑调制器,进一步降低带内相位噪声和系统的杂散.采用TSMC 180 nm CMOS工艺进行了流片验证.测试结果表明该频率综合器在0.01,1和10 MHz频偏处的最大相位噪声分别为-95,-127和-146 dBc/Hz,杂散抑制低于-81 dBc,而频率综合器芯片的功耗仅为20 mW,芯片面积为2.5 mm×1.1 mm.     

一种基于DDS的宽带频率合成的设计

针对高性能DDS芯片AD9858设计宽带频率合成器,分析DDS的工作原理,给出宽带频率合成器的原理框图和实现过程,并对软件控制流程进行了详细说明,结合理论对系统的相位噪声和杂散性能做了简要分析和计算,最后获得测试结果验证了基于AD9858宽带频率合成器有较好的相位噪声和杂散,达到了预期的目标。     

一种超宽带超低相位噪声频率综合器

为了解决直接频率合成方法频带拓展困难和锁相频率合成方法相位噪声附加恶化严重的问题,设计了一种联合直接模拟频率合成和锁相频率合成的混频锁相频率综合器. 该频率综合器采用梳谱发生器激励超低相位噪声的偏移信号后,再将该信号插入锁相环进行环内混频,降低鉴相器的倍频次数进而优化输出信号的相位噪声,同时解决了超宽带混频锁相环的错锁问题. 该文设计的频率覆盖范围为12~24 GHz、步进为100 MHz的超宽带频率综合器实验测试表明:频率综合器在低频段12 GHz处相位噪声优于?116 dBc/Hz@1 kHz,在高频段24 GHz处相位噪声优于?109 dBc/Hz@1 kHz,相位噪声指标与直接模拟频率合成方法相当,均优于传统锁相方法20 dB以上. 本文混合频率合成方法具有超宽带和超低相位噪声的优点,可以用于高性能的电子设备和系统.     

C频段宽带低杂散频率合成器的设计与实现

在此介绍了小数分频锁相频率合成器的相关理论。设计一个带宽为580 MHz、杂散抑制度≤-60 d Bc、相位噪声≤-85 d Bc/Hz@10 k Hz的C频段宽带低杂散频率合成器。利用双环锁相频率合成技术和小数分频锁相技术,实现了宽带、低杂散的锁相频率合成器的设计。最后经过测试近端杂散指标≤-60 d Bc,远端杂散指标≤-70 d Bc,偏移10 k Hz的相位噪声为-89.95 d Bc/Hz,技术指标都优于设计要求。     

L波段小步进频率合成器的设计

采用了锁相环(PLL)结合直接数字频率合成(DDS)的方法实现L波段小步进频率合成器,分析了此种频率合成器的相位噪声和杂散指标。介绍了具体的电路设计过程。实验测试表明,实现的L波段频率合成器结合了锁相环式和直接数字式频率合成的优点,步进间隔1 kHz,相位噪声在10 kHz处可达-98 dBc/Hz,杂散抑制-70 dBc,具有相噪低、杂散抑制好、步进小等特点。     

C波段宽带低噪声频率源的研制

介绍了利用锁相环和混频技术,实现C波段低相噪跳频源的方案,该方案通过两个环路同时实现跳频及混频,步进36MHz,输出频率4428~5220MHz,具有低相位噪声,低杂散等特点。和以往锁相频率合成的不同之处在于:以往混频时采用主环信号4428~5220MHz作为混频器的RF端,而本方案为可以充分抑制辅环杂散,通过放大器将主环信号放大作为混频器的本振LO端。测试结果表明达到系统对项目的指标要求,该频率合成方案是可行的。     

基于扩频技术的跳频扩频分析

文章简述了扩频数字通信系统相关内容。在扩频技术基础上,引入了跳频扩频系统的模型,并对系统进行了较详细地分析。特别是对扩频跳频系统的特性和实现原理进行较全面地分析,得到了扩频跳频信号的关系数学表达式。同时,通过对跳频扩频的同步过程进行了分析,验证了跳频扩频通信有极强的抗干扰能力和多址通信能力。     

频点自跟踪自适应频率估计器性能研究

基于二阶自适应陷波滤波器的频率估计器是工程上常用的单频信号频率估计器,其前提是参考信号相对输入信号频偏较小.随着频偏的增大,自适应频率估计的偏差和方差也随之增大.本文分析了自适应频率估计器的性能及频偏的影响,得出了自适应频率估计方差下限的公式及达到此下限的条件.提出了频点自跟踪自适应频率估计器.仿真与理论结果均表明相同条件下该估计器较自适应频率估计器明显减小了估计偏差和方差,在中等信噪比下估计方差可减小到自适应频率估计方差的百分之一.只要信噪比不甚低,频点自跟踪频率估计是无偏的且估计方差接近理论下限.     

载频稳定度在射频指纹识别中的应用研究

射频指纹识别是利用辐射源射频特征唯一性对其个体身份进行识别的技术,具有广阔的军民用应用前景。针对传统射频指纹特征稳定度不高、难以工程实现的问题,提出了一种基于辐射源频率偏移和相位噪声等多维频域特性的射频指纹识别方法。该方法以ADS-B信号为例,利用统计原理对频率偏移和相位噪声特征进行量化处理,并利用贝叶斯分类方法对信号进行分类以实现辐射源个体身份的识别。通过半实物生成和实采ADS-B信号数据两种方式对提出的算法进行实验验证。实验结果表明,该方法能够对同型号的辐射源进行有效区分,对真实环境下4个目标的识别正确率达到93.5%。     

基于导频序列的正交频分复用系统研究

随着第三代移动通信技术的应用,正交频分复用技术即将成为第四代移动通信的核心技术。在构建正交频分复用系统时必须考虑信号同步问题。针对信号传输误码率的问题,结合导频序列的相关特性,提出一种基于导频序列的正交频分复用系统的同步模型,并在矩阵实验室的可视化仿真平台上实现了系统模型的仿真与分析。仿真测试表明,该系统能对数据同步实现较高增益,并进行有效传输。     

倍频器的研究

对各种倍频器进行了分析，重点叙述了三极管倍频器和宽带倍频器，并给出了典型工程应用的倍频电路。     

基于OMP-SVD的多分量单频信号频率估计

压缩感知(CS)是稀疏信号处理的有力工具。研究了多分量单频信号经过压缩采样以及信号重构后的频率估计问题。首先以一个随机高斯矩阵对信号进行观测测量,得到观测值;然后基于正交匹配追踪(OMP)和奇异值分解(SVD)算法,利用这些观测值对原信号进行高精度重构;最后利用重构中得到的非零元素的位置信息估计了原信号频率,并与基于Levinson-Durbin的AR参数模型频率估计算法进行了性能对比。仿真证明了算法能够高效重构原信号,并精确估计原信号频率。     

基于等效鉴相频率的频率稳定度的检测方法

在对两个周期性信号之间相位差变化规律和相应的新概念深入研究的基础上，结合常用的频率稳定度的测量方法，提出了一种新的频率稳定度的判定方法——基于李沙育图形的频率稳定度的快速检验方法。该方法可以用于各种原子频标和频率源的频率稳定度的测量与判定。     

用单片机实现的TTL电平频率(转速)源及频率(转速)计

本文介绍了用单片机测量频率和作为频率源的测控系统.简述了系统的工作原理、硬件结构和软件设计.     

基于多通道的跳频信号欠采样频率估计

为实现跳频信号频率跟踪估计,本文提出一种基于多通道的跳频信号欠采样频率估计方法。基于快速傅里叶变换（FFT）,提出了一种3谱线方程的频率校正算法,提高了基于中国余数定理的频率估计方法对短序列信号的频率估计精度,与现有的两种基于离散傅里叶变换（DFT）的频率校正算法相比,序列补零数量灵活。给出了一种频率估计检错机制,可以提高算法可靠性。仿真结果表明,本文所提频率估计算法的精度优于现有算法,增加序列补零数量可进一步提高算法的估计精度和信噪比阈值,降低误差平台;检错机制在-23 dB至8 dB信噪比范围内的准确率高于95.5%。      

基于FPGA的跳频通信频率合成器实现

探讨了一种基于FPGA的跳频通信频率合成器的实现方案,重点介绍其原理和电路设计,并给出了FPGA的仿真结果。结果表明该设计行之有效,实现了高度集成化。