一种用于光纤传输系统的新5B6B码表

本文给出光纤传输系统用的一种新5B6B码表的设计考虑及共硬件实现,以及140Mb/s5B6B码解码器的研制情况。新设计的5B6B码表,通过硬件的实现与测试证明是可行的。     

一种新的光纤通信8B/10B编解码实现方法研究

本文研究了8B／10B编码规则及其内在相关性，提出了一种查表和逻辑运算相结合的新的8B／10B编、解码方法，具有运算量小、编解码同步好、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编解码算法的描述，并通过高性能的FPGA器件进行仿真和综合，实现了具体的硬件电路，并验证了设计方法的有效性和可行性。采用该方法可实现不同速率的高速8B／10B编解码模块或芯片的设计。     

光纤通信中8B10B编码器的设计与实现

为了满足光纤通信系统中对线路编码的特殊要求,在深入分析现有8B/10B编码原理的基础上,提出了一种新的将同步块分组法与查找表法相结合的8B/10B编码方案。此方案的优势在于能在同一时钟下同步完成3B/4B编码和5B/6B编码,进而通过Disparity和Running Disparity这两个参数来控制编码后的4 bit数据和6 bit数据,使之结合为10 bit并行数据,最后通过串化器转化为高速的串行数据进行输出。整体设计方案用VHDL硬件语言实现了算法的描述,并在QuartusⅡ软件平台上实现了整个编码器的电路综合和波形仿真,结果表明该方案具有占用资源少、编码速度快、实时性好、可靠性高等优点,并且充分满足光纤通信中对高速数据传输的要求。     

万兆以太网中64B/66B编解码的硬件实现方法

研究万兆以太网中的64B/66B的编解码规则及其内在的特性,提出了一种基于查找表和逻辑运算相结合的64B/66B编解码实现方法,具有使用资源少、编解码速度快、可靠性强等特点.该方法使用硬件描述语言Verilog HDL来实现64B/66B编解码的描述,通过Xilinx的FPGA器件进行仿真和综合,实现了具体的硬件电路,并且下载验证了该设计方法的有效性和可行性.不同速率的高速64B/66B编解码模块或芯片的设计可以采用该方法来实现.     

一种新的8B/10B编码器的设计方法

研究了8B/10B(8 bit/10 bit)编码规则及其内在相关性,提出了一种简单实用的8B/10B编码器的实现方法,具有运算量小、速度快、可靠性高等优点.该方法通过硬件描述语言Verilog HDL实现编码算法的描述.并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性.     

4Mbps 1553B总线接口电路设计

传统1553B总线速率可以达到1Mbps,但随着1553B总线上各终端之间的交互数据量与日俱增,1Mbps的数据传输速率已难以满足实际需求。在研究1553B总线协议规范的基础上,设计了总线速率可达4Mbps的1553B总线接口电路,描述了其硬件设计,并以RT模式为例对接口电路的软件设计方法进行了介绍。经实际验证,作为RT端,该1553B总线接口电路与BC端的通信正确且稳定。     

C8051F020与SPI串行Flash存储器的接口

介绍了C8051F020单片机SPI模块的内部结构和相关配置寄存器的定义和使用,以及SPI串行Flash存储器AT45DB081B的外部引脚、存储空间的划分和相应的软件操作指令;着重阐述C8051F020与A4T5DB081B之间的接口技术,包括硬件连线方法、硬件连线及配置中需要注意的问题、软件驱动和测试程序的编写方法及流程.     

一种可提供辅助信道的5B6B编码方案及其功率谱计算

本文提出一种利用5B6B码冗余度传送辅助信号的5B6B编码方案。它可提供一容量约为主信道容量的0.6％的辅助信道。给出了两种新5B6B码编码表并在硬件上对其进行了比较。分析计算了新5B6B码的功率谱,结果表明,新5B6B码具有与原5B6B码同样好的功率谱特性。     

“北斗”三号B1C信号的硬件实时生成

从节省资源、提高实时性以及简化实现复杂度的角度出发，对“北斗”三号B1C信号进行硬件实时生成。首先，介绍了B1C生成相关理论并将B1C信号生成拆分成子模块进行研究和生成；其次，采用统一的系统时钟和精密的相位控制保证了B1C信号数据分量与导频分量及分量内部之间的严格对齐；最后，针对导频分量虚部，给出了一种硬件上可消除虚数运算的生成方式，解决了硬件上虚数信号难以生成这一难题，最终实时生成B1C信号。生成结果表明，理论仿真与硬件生成结果相吻合，验证了该B1C信号硬件生成方式的正确性，且该生成方式简单、灵活，占用资源少，易于工程实现。 B1C信号的实时生成不仅可为接收终端基带信号处理提供模块设计参考，同时也可为信号接收处理提供测试用信号。     

飞行控制计算机1553B通信单元软件设计

研究了样例无人机飞行控制计算机1553B总线单元,完成了详细的硬件电路设计。接口单元采用Vitrex-4系列FPGA为处理器,接收外部1553B传感器数据,通过数据预处理后将数据转换为FlexRay数据格式,发送给飞行控制计算机的CPU单元,实现外部1553B设备与飞行仿真计算机的实时通信。实验测试验证了设计的正确性,可为新型分布式无人机飞行控制计算机提供1553B通信接口。