Ni(W)Si/Si肖特基势垒二极管电学特性研究

文中首次提出在Ni中掺入夹层W的方法来提高NiSi的热稳定性。具有此结构的薄膜,经600℃～800℃快速热退火后,薄层电阻保持较低值,小于2Ω/□。经Raman光谱分析表明,薄膜中只存在NiSi相,而没有NiSi2生成。Ni(W)Si的薄层电阻由低阻转变为高阻的温度在800℃以上,比没有掺W的镍硅化物的转变温度的上限提高了100℃。Ni(W)Si/Si肖特基势垒二极管能够经受650℃～800℃不同温度的快速热退火,肖特基接触特性良好,肖特基势垒高度为0.65eV,理想因子接近于1。     

Ni(W)Si/Si肖特基势垒二极管电学特性研究

首次提出在Ni中掺入夹层W的方法来提高NiSi的热稳定性。具有此结构的薄膜,经600~800℃快速热退火后,薄层电阻保持较低值,小于2Ω/。经Raman光谱分析表明,薄膜中只存在NiSi相,而没有NiSi2生成。Ni(W)Si的薄层电阻由低阻转变为高阻的温度在800℃以上,比没有掺W的镍硅化物转变温度的上限提高了100℃。Ni(W)Si/Si肖特基势垒二极管能够经受650~800℃不同温度的快速热退火,肖特基接触特性良好,肖特基势垒高度为0.65 eV,理想因子接近于1。     

Ni(Zr)Si薄膜热稳定性及其肖特基势垒二极管的电学特性

提出在Ni中掺入夹层Zr的方法来提高NiSi的热稳定性．具有此结构的薄膜,600～800℃快速热退火后,薄层电阻保持较低值,小于2Ω/□．经XRD和Raman光谱分析表明,薄膜中只存在低阻NiSi相,而没有高阻NiSi2相生成．Ni(Zr)Si的薄层电阻由低阻转变为高阻的温度在800℃以上,比没有掺Zr的镍硅化物的转变温度上限提高了100℃．Ni(Zr)Si/Si肖特基势垒二极管能够经受650～800℃不同温度的快速热退火,肖特基接触特性良好,肖特基势垒高度为0.63eV,理想因子接近于1．     

Ni(Zr)Si薄膜热稳定性及其肖特基势垒二极管的电学特性

提出在Ni中掺人夹层Zr的方法来提高NiSi的热稳定性.具有此结构的薄膜,600～800℃快速热退火后,薄层电阻保持较低值,小于2Ω/□.经XRD和Raman光谱分析表明,薄膜中只存在低阻NiSi相,而没有高阻NiSi2相生成.Ni(Zr)Si的薄层电阻由低阻转变为高阻的温度在800℃以上,比没有掺Zr的镍硅化物的转变温度上限提高了100℃.Ni(Zr)Si/Si肖特基势垒二极管能够经受650～800℃不同温度的快速热退火,肖特基接触特性良好,肖特基势垒高度为0.63eV,理想因子接近于1.     

Pt/6H-SiC肖特基势垒二极管特性分析

采用直流磁控溅射法、Pt作肖特基接触的工艺，制作了N型6H—SiC肖特基势垒二极管，对肖特基势垒二极管的电学特性及温度特性进行了研究。实验结果表明，该器件具有很好的整流特性，反向电流小、击穿电压高，且在高温下器件波动很小，能够稳定地工作，适合于在高温(600℃)等恶劣环境下长期可靠地工作。     

Ni/4H-SiC肖特基势垒二极管研制

采用微电子平面工艺,高真空电子束热蒸发金属Ni分别作肖特基接触和欧姆接触,二级场限环终端表面保护,研制出Ni/4H-SiC肖特基势垒二极管(SBD)。I-V特性测量说明,Ni/4H-SiCSBD有较好的整流特性,热电子发射是其主要的运输机理。反向击穿电压达1500V,理想因子为1.2,肖特基势垒高度为0.92eV。     

Ni，Ti/4H-SiC肖特基势垒二极管

采用本实验室生长的4H-SiC外延片,分别用高真空电子束蒸Ni和Ti做肖特基接触金属,Ni合金作欧姆接触,SiO_2绝缘环隔离减小高压电场集边效应等技术,制作出4H-SiC肖特基势垒二极管(SBD)。该器件在室温下反向击穿电压大于600 V,对应的漏电流为2.00×10~(-6)A。对实验结果分析显示,采用Ni和Ti作肖特基势垒的器件的理想因子分别为1.18和1.52,肖特基势垒高度为1.54 eV和1.00 eV。实验表明,该器件具有较好的正向整流特性。     

高性能Si基MOS肖特基二极管式氢气传感器研究

报道了采用NO直接氧化制备氮化氧化物作为绝缘层制备高性能Si基MOS肖特基二极管式气体传感器(SDS)的技术。实验结果显示，MOS肖特基二极管式气体传感器具有高的响应灵敏度和好的响应重复性，可以探测浓度约为10^-6的氢气。因此，采用NO直接氧化法制备绝缘层是一种制备高可靠、高灵敏度Si基MOS SDS的技术。     

沟槽肖特基器件Si深槽刻蚀工艺

深硅刻蚀工艺是制造沟槽肖特基器件的关键技术.Si深槽的深度影响肖特基反向击穿电压,深槽的垂直度影响多晶Si回填效果,侧壁平滑度及深槽底部长草现象对器件的耐压性能影响显著.采用SF6/O2常温刻蚀工艺刻蚀Si深槽.研究了工艺压力、线圈功率、SF6/O2比例以及下电极功率等参数对沟槽深度均匀性和垂直度的影响.得到了使Si深槽形貌为槽口宽度略大于槽底,侧壁光滑,且沟槽深度均匀性为2.3％左右的工艺条件.利用该刻蚀工艺可实现沟槽多晶Si无缝回填.该工艺条件成功应用于沟槽肖特基器件制作中,反向击穿电压达到58 V,反向电压通48 V,漏电流为11.2 μA,良率达到97.55％.     

p型Al/6H-SiC肖特基二极管特性研究

研究了 p型 Al/6H- Si C肖特基二极管的基本制作工艺及其电学参数。采用电流 -电压法 ( I-V)测试了肖特基二极管的理想因子 n和肖特基势垒高度b。对其基本电学参数 n和b 的温度特性进行了研究 ,并分析了串联电阻对 I- V特性的影响。     

金属保护层改善NiSi/Si肖特基势垒均匀性的研究

用溅射-退火反应的方法制作NiSi／Si肖特基二极管，采用Ti和Co两种金属保护层结构，以提高硅化物的形成质量。对肖特基二极管反向I-V特性的测量结果表明：相对于没有保护层的样品，有保护层样品的反向电流明显减小，而且Ti保护层结构比Co保护层结构的作用更明显；没有保护层的管子和有保护层的管子具有不同的边缘特性。实验数据能够很好地用非均匀肖特基势垒输运模型拟合。提取出的参数表明，保护层结构在不同程度上有效地提高了肖特基势全的均匀性，从而减小了肖特基二极管的反向电流；边缘特性的差异性也是由于肖特基势垒均匀性的改变而导致的。金属保护层能提高肖特基势全的均匀性是因为保护层抑制了工艺过程中的氧污染。     

Gate shadowing effect on Ni(Pt)Si abnormal diffusion for sub-45 nm technologies

In the frame of the 40 nm technology node development, Ni(Pt)Si abnormal diffusion, usually called NiSi encroachment is studied through voltage contrast electron beam inspection. A typical mapping is found for 300 mm-Si(1 0 0) wafers which is related to NiPt deposition asymmetry, in active zones, between two transistor gates. This observation is related to “gate shadowing effect”, which induces thinner NiPt thickness and then lower Pt amount at the edge of active zones. TEM analyses of the local NiPt thickness and electrical characterizations as junction leakage permit to determine the minimum of NiPt thickness and/or Pt amount needed to guaranty an adequate NiSi stability.     

Ti/4H-SiC SBD中子辐照效应的研究

采用1 MeV的中子对Ti/4H-SiC肖特基势垒二极管(SBD)的辐照效应进行研究,观察了常温下的退火效应.实验的最高中子剂量为1×1015 n/cm2,对应的γ射线累积总剂量为33 kGy (Si).经过1×1014 n/cm2的辐照后,Ti/SiC肖特基接触没有明显退化;剂量达到2.5×1014 n/cm2后,观察到势垒高度下降;剂量达到1×1015 n/cm2后,势垒高度从1.00 eV下降为0.93eV;经过常温下19 h的退火后,势垒高度有所恢复,表明肖特基接触的辐照损伤主要是由电离效应造成的.辐照后,器件的理想因子较辐照前有所上升;器件的正向电流(VF=2V)随着辐照剂量的上升而下降.     

Ni(Pt) 锗硅化合物/Si1-xGex 接触电阻的测试

The electrical properties of Ni0.95Pt0.05-germanosilicide/Si1_xGex contacts on heavily doped p-type strained Sil-xGex layers as a function of composition and doping concentration for a given composition have been investigated. A four-terminal Kelvin-resistor structure has been fabricated by using the conventional com- plementary metal-oxide-semiconductor （CMOS） process to measure contact resistance. The results showed that the contact resistance of the Ni0.95Pt0.05-germanosilicide/Sil-xGex contacts slightly reduced with increasing the Ge fraction. The higher the doping concentration, the lower the contact resistivity. The contact resistance of the samples with doping concentration of 4×10^19 cm^-3 is nearly one order of magnitude lower than that of the sam- ples with doping concentration of 5 × 10^17 cm^-3. In addition, the influence of dopant segregation on the contact resistance for the lower doped samples is larger than that for the higher doped samples.     

3 A/40 V新型肖特基势垒二极管的设计与研制

为提高传统肖特基二极管的击穿电压,减小了器件的漏电流,提高芯片利用率,文中设计研制了适合于裸片封装的新型肖特基势垒二极管(SBD)。利用Silvaco Tcad软件模拟,在器件之间采用PN结隔离,器件周围设计了离子注入形成的保护环,实现了在浓度和厚度分别为7.5×1012 cm-3和5 μm的外延层上,制作出了反向击穿电压45 V和正向导通压降0.45 V的3 A/45 V肖特基二极管,实验和仿真结果基本吻合。此外,还开发了改进SBD结构、提高其电特性的工艺流程。