一种新型的自对准源漏接触技术

提出了一种用于亚微米尺寸以下MOSFET器件的自对准源漏接触技术。这种新型的集成方法改变了传统的工艺步骤,即光刻接触孔,然后向里填充导电材料。在形成栅极、绝缘介质侧墙以及自对准金属硅化物以后,通过沉积金属膜层,并各向异性刻蚀以在绝缘介质侧墙两旁形成一对金属的侧墙结构。这个侧墙连接底部的源漏区和上部的互联区,作为底层的金属接触引出。这个方法不仅减小了刻蚀接触孔的难度,且采用自对准的方法形成金属接触也减小了源漏接触的距离,提高了集成度。这项工艺集成技术尝试应用于0.5μm栅长MOSFET器件结构中,并仿真得到了良好的电学性能。     

一种新的隔离结构表面平坦化技术

为克服目前隔离结构平坦化技术在工艺控制、平坦化质量等方面存在的问题,提出了一种新的隔离结构表面平坦化工艺,即利用稠光刻胶做掩膜,结合反应离子刻蚀技术与湿法腐蚀技术,实现不同厚度隔离结构的平坦化.结果表明隔离结构边缘陡峭,硅表面平坦均匀.     

栅侧壁隔离层对45nm NOR闪存栅极干扰的影响

为了研究侧壁隔离层对闪存器件可靠性的影响,分别制备了Si3N4和SiO2-Si3N4-SiO2-Si3N4 (ONON)复合层作为栅侧壁隔离层的45 nm或非闪存(NOR flash)器件,对编程后、循环擦写后的闪存器进行栅极干扰的测试,讨论了不同栅侧壁隔离层对栅极干扰的影响.结果表明,虽然纯氧化硅隔离层可减少NOR自对准接触孔(SAC)刻蚀时对侧壁隔离层的损伤,但其在栅极干扰时在氧化物-氮化物-氧化物(ONO)处有更高的电场,从而在栅干扰后阈值电压变化较大,且由于在擦写操作过程中会陷入电荷,这些电荷在大的栅极电压和长时间的栅干扰作用下均会对闪存器的可靠性产生负面的影响.ONON隔离层的闪存器无可靠性失效.因此以ONON作为侧壁隔离层比以纯氮化硅作为侧壁隔离层的闪存器件具有更好的栅干扰性能.     

双层金属布线中隔离介质淀积工艺研究

隔离介质淀积是微波硅功率器件双层金属布线工艺中的核心工序.从隔离介质结构层次的选取入手,通过理论分析,选取SiO2-Si2N4两层介质为最佳隔离介质结构;着重对隔离介质淀积工艺进行深入研究.通过实验对比分析,确定芯片的隔离介质淀积工艺条件,从而避免光刻胶、腐蚀液等物质残留在芯片内部,提高双层金属布线的可靠性.     

双栅氧LDMOS器件工艺技术的研究与改进

双栅氧LDMOS器件刻蚀过程中极易造成多晶硅残留现象,降低了栅极和源区之间的击穿电压.改进了制备双栅氧LDMOS器件的方法,对于70 nm以下的栅氧厚度,采用保留整个厚栅氧器件区域栅氧的刻蚀方法,同时用一次多晶工艺代替二次多晶工艺,消除了多晶硅残留现象,减少了工艺步骤,提高了成品率;对于厚度大于70 nm或者100 nm的厚栅氧器件,除了以上的改进措施,还增加了一步光刻工艺,分别单独形成高压和低压器件的源漏区域.通过这些方法,解决了多晶残留问题,得到了性能更好的LDMOS器件,大大提高了成品率.     

剥离形成平坦化的精细双层铝布线技术

研究了剥离在平坦化的双层金属布线中的应用情况,采用等离子氮化硅膜为剥离衬底,并将其作为下层铝及台阶的隔离物/填充物.SEM分析表明,通过选取合适的衬底参数及剥离等处理条件,可以形成一个平坦化程度相当好的,低至3μm的精细金属布线结构.电学测试也表明该结构的综合指标能够满足一般电路要求,可以成功地为LSI/VLSI的研制提供可靠的平坦化多层布线技术.     

GaN HEMT栅工艺优化及性能提升

针对0.5 μm氮化镓高电子迁移率晶体管(GaN HEMT)自对准T型栅工艺,提出一种优化的解决方案。在感应耦合等离子体设备中引入两段法完成氮化硅栅足的干法刻蚀,其中,主刻蚀部分形成具备一定倾斜角度的氮化硅斜面,从而减小栅下沟道电场强度并提高栅金属对氮化硅槽填充的完整性;软着陆部分则以极低的偏置功率对氮化硅进行过刻蚀,确保完全清除氮化硅的同时尽量减小沟道损伤。通过器件优化前后各项特性的测试结果对比发现：优化后的器件关态击穿电压从140 V提升至200 V以上,3.5 GHz下输出功率密度从5.8 W/mm提升至8.7 W/mm,功率附加效率(PAE)从55.5%提升至66.7%。无偏置高加速应力试验96 h后,工艺优化后的器件外观无明显变化,最大电流变化<5%,表明器件可靠性良好。     

10GHz1瓦功率砷化镓场效应管

<正>南京固体器件研究所已研制成8～10GHz、输出1瓦的WC62型功率砷化镓场效应晶体管.器件栅长0.8μm,总栅宽3060μm,由36条单栅指宽85μm的栅条并联组成.工艺上采用了质子注入隔离有源区的全平面结构,用聚酰亚胺作隔离介质进行栅互联,以减小有源区横向宽度,斜凹栅槽用两段腐蚀法获得,然后斜蒸发TiMoTiAu多层栅金属,用二氧化硅和聚酰亚胺对有源区作双层钝化保护,栅和漏均为双键合压块双引线的整体结构,源接地采取面连接技术,减小了源电感.这样.提高了器件的微波功率性能、成品率和可靠性.器件在     

SiC MESFET工艺在片检测技术

介绍了SiC MESFET芯片加工工艺中的主要在片检测技术,包括芯片表面情况判定、干法刻蚀的监浏、等平面工艺的辅助测试、欧姆接触比接触电阻值的测试以及各种中间测试技术.芯片表面情况判定主要通过显微镜观察表面形貌、原子力显微镜测表面均匀性以及扫描电镜观察形貌以及组分分析.干法刻蚀的监测主要通过台阶仪结合椭偏仪实现,即保证了干法刻蚀按预想的深度刻蚀也验证了材料结构的参数.通过TLM图形测试的比接触电阻值可以确保良好的欧姆接触,减小器件的串联电阻,提高器件的电流处理能力,为实现高功率输出奠定基础.通过台阶仪测量和显微镜观察实现的等平面工艺大大提高了器件的性能,微波功率提高30%左右,增益提高1.5 dB以上,功率附加效率提高接近10%.     

多台阶介质槽隔离的SiCOI

用二维器件仿真软件MEDICI对Si COI(Si C on insulator) MESFET的击穿特性进行了研究,提出了一种新的Si COI MESFET器件介质槽隔离结构,即多台阶介质槽隔离结构.研究结果表明,与单介质槽隔离Si COI MES-FET相比,多台阶结构在保持高击穿电压的情况下,可以大大提高器件的饱和漏电流和跨导.多台阶介质槽隔离Si COI MESFET是一种兼顾高击穿电压和大电流的功率器件结构     

八毫米GaAs梁式引线肖特基势垒混频管

基于Pucel平面电容器模型和Berger平面电阻器的传输线模型(TLM),借助CAD技术,优化设计了平面型八毫米粱式引线混频管的几何参数,确定了关系到器件性能的几个关键尺寸 L_g、W_g、L_o和 L_b对总电容和串联电阻的影响.采用了类似于GaAs MESFET的制作工艺,并严格控制器件的几何参数.研制的八毫米混频管,典型结果是,在35GHz下,单管双边带噪声系数为4.8dB.     

B~+注入隔离在宽禁带半导体中的应用

利用B~+离子注入实现宽禁带半导体的有源层隔离。通过Monte Carlo软件TRIM模拟,优化离子注入能量和剂量。在SiC MESFET中测量两组不同条件的样品及在GaN HEMT测量了三组同种条件的样品都得到了纳安级电流,表现了很好的隔离效果;通过测试表明离子注入隔离的器件相比台面隔离器件的击穿电压有一定程度提高。     

Improved device linearity of AlGaAs/InGaAs HFETs by a second mesaetching

The conventional mesa isolation process in AlGaAs/InGaAs heterostructure FETs results in the gate contacting the exposed highly doped region at the mesa sidewalls, forming a parasitic gate leakage path. In this work, we suppress the gate leakage from the mesa-sidewall and enhance microwave power performance by performing an additional second mesa etching. The device gate leakage characteristics under high-input power swing are particularly investigated to reveal an improvement in device linearity, which is sensitive to the sidewall gate leakage. This modified device (M-HFETs) provides not only a higher linear RF output power but also a lower IM3 product than those characteristics in conventional HFETs     

在半绝缘SiC衬底上制备的S波段2W碳化硅MESFET

介绍了用热壁反应炉在50mm SiC半绝缘衬底上制备的SiC MESFET外延材料.其沟道层厚度约为0.35μm,掺杂浓度约为1.7×1017cm-3.沟道和衬底之间的缓冲层为非有意掺杂的弱n型.欧姆接触用的帽层掺杂浓度约1019cm-3.器件制备采用了ICP刻蚀等技术.微波测试结果表明,1mm栅宽功率器件封装后在2GHz下输出功率达到了2W.     

S波段系列SiC MESFET器件研制

SiC材料具有宽禁带、高电子饱和漂移速度、高击穿电压、高热导率和相对低的介电常数等优点,使SiC MESFET在微波功率等方面的应用得到了快速发展。采用国产SiC外延片,解决了欧姆接触、干法刻蚀及损伤修复等一系列工艺难题;针对不同应用背景,研制出总栅宽分别为1、5、15、20mm系列SiC MESFET样管。在2GHz脉冲状态下,300μs脉宽、10%占空比、20mm栅宽器件单胞输出功率超过80W,功率密度大于4W/mm;15mm栅宽器件在3.1~3.4GHz频带脉冲功率输出超过30W。该研究结果为SiC器件的实用化奠定了基础。     

S波段大功率SiC MESFET的设计与工艺制作

针对SiC功率金属半导体场效应晶体管如何在实现高性能的同时保证器件长期稳定的工作,从金属半导体接触、器件制造过程中的台阶控制、氧化与钝化层的设计及器件背面金属化实现等方面进行了分析;并结合具体工艺,对比给出了部分实验结果。从测试数据看,研制的微波SiC MESFET器件性能由研制初期在S波段瓦级左右的功率输出及较低的功率增益和功率附加效率,达到了在实现大功率输出的条件下,比Si器件高的功率增益和30%以上的功率附加效率,初步体现了SiC MESFET微波功率器件的优势,器件的稳定性也得到了提升,为器件性能和可靠性的进一步提升奠定了设计和工艺基础。     

Sidewall defects of AlGaN/GaN HEMTs evaluated by low frequency noise analysis

The traditional dry etching isolation process in AlGaN/GaN HEMTs causes the gate metal to contact the mesa sidewalls region, forming a parasitic gate leakage path. In this paper, we suppress the gate leakage current from the mesa-sidewall to increase the gate-to-drain breakdown voltage and thereby reduce the interface trap density by using the ion implantation (I/I) isolation technology. According to the capacitance–voltage (C–V) measured curve, the hysteresis voltage was 9.3 mV and the interface state density was 5.26 × 10¹² cm⁻² for the I/I isolation sample. The 1/f noise phenomena and Schottky characteristics are particularly studied to indicate device linearity, which is sensitive to the semiconductor surface. The fluctuation that causes trapping/detrapping of free carriers near the gate interface can be reduced because side-wall plasma-induced damages were eliminated. The reduced DC and flicker noise variation of I/I isolation HEMTs is beneficial for high power transistor applications.     

高温正向栅电流下Ti/Pt/Au栅SiC MESFET的栅退化机理

SiC MESFET器件的性能强烈依赖于栅肖特基结的特性,而栅肖特基接触的稳定性直接影响其可靠性.针对SiC MESFET器件在微波频率的应用中射频过驱动导致高栅电流密度的现象,设计了两种栅极大电流的条件,观察栅肖特基接触和器件特性的变化,并通过对试验数据的分析,确定了栅的寄生并联电阻的缓慢退化是导致栅肖特基结和器件特性退化,甚至器件烧毁失效的主要原因.     

Fabrication and characterization of 4H-SiC planar MESFETs

The planar 4H-SiC MESFETs were fabricated by employing an ion-implantation process instead of a recess gate etching process, which is commonly adapted in compound semiconductor MESFETs, to eliminate potential damage to the gate region during etching process. Excellent ohmic and Schottky contact properties were achieved by using the modified RCA cleaning of 4H-SiC surface and the sacrificial thermal oxide layer. The fabricated MESFETs was also free from drain current instability, which the most of SiC MESFETs have been reported to suffer for the charge trapping. The drain current recovery characteristics were also improved by passivating the surface with a thermal oxide layer and eliminating the charge trapping at the surface. The performance of fabricated MESFETs was characterized by analyzing the small-signal equivalent circuit parameters extracted from the measured parameters.