首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 112 毫秒
1.
集成8个MAC的10/100以太网芯片 L88800 10/100Mb/s以太网芯片集成了8个MAC和8个相关PHY。主机总线接口可以编程支持64位、32位或16位双向总线或分离总线。  相似文献   

2.
1553B是一种数字式命令/响应型时分多路航空数据总线标准.传统的1Mb/s 1553B总线接口电路已不能满足现代高速航空、航天数据通讯的要求.介绍了10Mb/s 1553B总线接口的设计,对关键模块进行了详细分析与设计,并通过编译平台Modelsim6.0进行功能仿真,采用Xilinx VertexⅣFPGA硬件系统进行组网应用验证.结果表明,该设计满足1553B协议功能要求,总线速率达到10Mb/s,满足10Mb/s 1553B总线组网应用的需求.  相似文献   

3.
LAN91C111型控制器在嵌入式以太网接口中的应用   总被引:2,自引:0,他引:2  
嵌入式以太网不仅可用于工业现场实现现场节点的自动上网功能,而且还可以用于信息家电的以太网接口实现远程控制,具有很好的发展前景.文章介绍基于TMS320LF2407型DSP的嵌入式系统与LAN91C111型自适应10Mb/s/100Mb/s嵌入式以太网控制器的接口电路及软硬件实现方法.  相似文献   

4.
以太网技术的高速发展,使得利用以太网进行通信和数据交换已成为当今社会通信的潮流和方向。在很多以太网产品设计中都需要设计以太网接口电路,本文介绍了一种基于FPGA的10/100Mb/s以太网接口收发器的IP核设计。该IP核可工作于MII/RMII/SMII模式,通过FPGA验证可作为独立模块应用于相关以太网芯片设计中。  相似文献   

5.
AX88180是一款高性能低成本的Non-PCI千兆以太网控制器,适用于多种需要高速接入网络的嵌入式系统,如消费电子和家庭网络等.AX88180内置10/100/1000 Mb/s以太网媒体存取控制器(MAC),符合IEEE 802.3/IEEE 802.3u/IEEE 802.3ab协议,可与一般16/32位微控制器连接,其操作与SRAM相同.介绍了AX88180的原理与特性,并给出了具体的应用电路.  相似文献   

6.
完成了10/100(Mb/s)以太网介质访问控制器芯片的设计与实现,介绍了芯片的架构和主要模块的设计方法,给出了仿真结果.芯片采用0.25μm CMOS工艺流片,工作电压为2.5 V/3.3 V.测试表明,芯片性能完全符合IEEE802.3标准,达到了设计要求.  相似文献   

7.
采用Xilinx的ISE、EDK设计工具,利用Virtex-5 LXT芯片实现嵌入式三态以太网.主要介绍了嵌入式以太网的系统结构,在硬件设计方面,详细阐述了基于EDK的嵌入式模块设计以及MARVELL的88E1111-RCJ物理层接口芯片的外围电路设计;在软件方面,详细阐述了采用VHDL进行MAC控制器的时序控制设计和采用C++进行MicroBlaze的嵌入式模块的设计,最后给出了仿真结果.  相似文献   

8.
提出一种基于CPCI总线插槽的4网口卡的设计方案.运用Intel公司的Intel82551以太网控制器和TI公司PCI2050B PCI-PCI桥器件实现4路10/100 Mb/s自适应网口,重点介绍PCI总线桥的设计要点.该扩展卡遵循PCI2.2规范,可广泛用于各类测试设备,有线通信等领域.  相似文献   

9.
提出了一种新型的10/100Mb·s-1自适应以太网收发器设计方案,详细描述了各部分的选择和设计,最后给出了实验验证结果.这种10/100Mb·s-1自适应以太网收发器以ML6652为主芯片,不但可用于100Mb/s系统中,而且能用于现有的10 Mb/s系统中,实现两者之间的自适应连接.与同类方案相比,具有功能强、体积小、成本低的优点.  相似文献   

10.
千兆以太网接口已经成为高性能嵌入式处理器So C最重要的通信接口。在一款处理器So C的双通道以太网MAC设计时,由于处理器采用AMBA总线且管脚资源有限,直接复用已有IP核存在总线协议不兼容、引脚数目太多等问题。文章提出一种基于AMBA协议的双通道以太网MAC架构,通过设计RGMII接口单元,实现双通道以太网MAC接口的引脚复用,有效地降低了芯片管脚数目,同时通过设计PLB2AHB协议转换单元,实现通信数据AHB总线与PLB总线之间协议转换及以太网DMA功能。最后,本文通过搭建So C系统验证环境,对设计实现后的双通道以太网MAC在不同场景下的功能进行功能验证,结果表明双通道以太网MAC能够以10/100/1000Mbps的速率实现双通道RGMII半双工/全双工通信,满足设计要求。  相似文献   

11.
以太网IEEE802.3协议根据LAN的特点,把数据链路层分成LLC(逻辑链路控制)和MAC(介质访问控制)两个子层.MAC层协议作为数据帧收发的基础,是以太网技术的核心,主要负责上层数据和物理层的数据流量控制和数据流的检测、校验工作.介绍了基于FPGA的10MHz/100MHz以太网MAC控制器的设计,整个设计用Verilog语言实现.自主设计开发验证板,使用Altera厂商的FPGA(EP1C20F400C8)并验证.  相似文献   

12.
针对高速机载雷达数据传输的实际需求,设计了一种基于千兆以太网的高速机载雷达数据采集系统。系统以现场可编程门阵列(FPGA)为控制中心,采用FPGA 内部的两片高速FIFO 实现对高速雷达数据无缝缓存与传输。同时,采用FPGA 内部的千兆以太网MAC 控制器将FIFO 中的数据读取及处理,最终,通过RJ-45 接口将数据上传到上位机。地面测试结果表明:系统能够对传输速率为360 Mb/ s 高速串行雷达数据进行采集,并上传到上位机,验证了基于千兆以太网的高速机载雷达数据采集系统设计的可靠性与稳定性。  相似文献   

13.
对于某红外线阵探测系统的高速大数据量传输,USB总线或百兆以太网等传输手段在距离和速度上已不能胜任,为此设计了基于FPGA的千兆以太网传输系统并成功应用于某型线阵探测系统中。文中通过对千兆以太网实现技术的深入分析和对线阵探测系统需求的实际考虑,采用简化且合理的方案在FPGA内部逻辑实现全双工MAC,实现了红外线阵探测器图像及上位机控制命令包的双向高速实时传输,且方法简单、性能良好,具有一定优势。  相似文献   

14.
千兆以太网SOPC系统的实现   总被引:1,自引:1,他引:1  
赵研  屈超  岳新宇 《无线电工程》2006,36(12):10-12
网络正在成为当今社会通用通信的骨干力量,现代化的设备迫切需要解决如何简洁高速的接入问题。涉及了基于FPGA的嵌入式技术。简要介绍了使用Xilinx的EDK和ISE等工具的设计流程和设计实现支持TCP/IP协议的10M/100M/1000M以太网SOPC系统的工程实例,并对涉及的关键技术进行了说明,列出了实物系统的指标测试结果。  相似文献   

15.
IPTV网络测试仪中以太网控制器的设计与实现   总被引:1,自引:1,他引:0  
针对IPTV网络的监测与维护,结合目前网络的快速演进,在综合考虑业务发展和运营商实际需求的基础上,设计了IPTV网络测试仪中的以太网控制器,对仪表的系统结构、以太网控制器的算法与链路层提取指标等进行了阐述,并通过FPGA对其进行仿真及验证,结果证明,此方案设计具有高度的可靠性和稳定性,在IPTV网络测试仪中得到了良好的应用。  相似文献   

16.
千兆以太网拥有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点。FPGA拥有丰富的逻辑和管脚资源,常用于高速数据处理和通信的嵌入式系统。本文描述一个基于FPGA的千兆以太网系统的设计,本设计在硬件上主要使用千兆以太网PHY芯片88E1111和Altera公司的StratixⅢ系列的FPGA,在FPGA的逻辑上实现NiosⅡ嵌入式系统和以太网的MAC控制器,在NiosⅡ系统的软件上移植入MicroC/OS-Ⅱ实时多任务操作系统和NicheStackTCP/IP协议堆栈。在FPGA上实现千兆以太网设计,有效提高了系统的可靠性和集成性,充分扩展FPGA的功能。  相似文献   

17.
根据工业应用的实际需要以及网络通信发展的功能要求,提出了基于FPGA智能变送器控制系统的总体方案,设计了以XILINX公司的Spartan3系列XC3S4005PQ208C可编程逻辑器件为主控制器、DM9000A为以太网通信接口、SJA1000为CAN控制器的硬件系统,并给出了系统软件流程图,重点论述了数据采集和数据模拟输出控制电路的FPGA实现,结合ISE10.1设计软件给出了A/D、D/A的仿真结果。  相似文献   

18.
以太网媒体访问控制(MAC)及其FPGA实现研究   总被引:1,自引:0,他引:1  
郭俊 《现代电子技术》2008,31(10):88-90
百兆MAC(以太网媒体访问控制)是以太网IEEE 802.3协议规定的数据链路层的一部分,使用FPGA替代ASIC,实现以太网MAC功能非常实用。能够实现硬件系统多路多端口的以太网接入,并在自行开发需要以太网接入的嵌入式处理器设计中得到应用。具体探讨以太网MAC的功能定义,使用FPGA实现以太网MAC的方法,对以太网的相关应用设计具有指导作用。  相似文献   

19.
在自适应盲均衡器的设计过程中,符号数的乘加(MAC)运算是关键路径。文中对自适应均衡器的核心运算单元——Booth编码算法进行了详细描述,并采用Booth编码算法对高性能乘累加(MAC)运算单元进行了优化和现场可编程门阵列设计。系统仿真结果证明,优化设计后可以获得良好的均衡效果,在此基础上设计的均衡器能够很好地消除码间...  相似文献   

20.
A multi-LAN, 0 dB insertion loss, analog crosspoint switch chip-set is described which forms the heart of a new LAN cable management product. The chip-set is capable of switching FDDI (TP-PMD), ethernet, token ring, and half-duplex protocols through a matrix of 108×108 differential cross-connects, for services using 100 m of unshielded twisted pair cabling and data rates of up to 100 Mb/s, using commercial CMOS and BiCMOS technologies. Using this chip set, it is possible to construct the largest 0 dB insertion-loss programmable analog crosspoint (108×108), operating at 100 Mb/s, currently available  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号