基于FPGA的NoC验证平台的构建

针对基于软件仿真片上网络NoC（Network on Chip）效率低的问题,提出基于FPGA的NoC验证平台构建方案。该平台集成可重用的流量产生器TG（Traffic Generation）,流量接收器TR（Traffic Receiver）以及NoC软件,用于对NoC原型系统进行功能验证和性能评估。实际设计一个多核NoC,并用该平台对其进行FPGA验证,结果表明该平台的验证速度比软件仿真提高16000倍以上,并能对多种不同结构、路由算法、流控策略的NoC进行功能验证和性能评估。     

基于FPGA的NoC验证平台的构建

针对基于软件仿真片上网络NoC(Network on Chip)效率低的问题,提出基于FPGA的NoC验证平台构建方案.该平台集成可重用的流量产生器TG(Traffic Generation),流量接收器TR(Traffic Receiver)以及NoC软件,用于对NoC原型系统进行功能验证和性能评估.实际设计一个多核NoC,并用该平台对其进行FPGA验证,结果表明该平台的验证速度比软件仿真提高16 000倍以上,并能对多种不同结构、路由算法、流控策略的NoC进行功能验证和性能评估.     

基于SB3500多核处理器的软件无线电系统设计

针对基于软件无线电架构的现代移动通信手持终端设计,研究了基于SB3500国产多核多线程数字信号处理器的软件无线电设计方法,实现了基于SB3500的软件无线电硬件系统。在此基础上开发了一套适合该硬件系统的OFDM通信波形软件,用于验证该硬件系统是否满足手持终端小型化和低功耗的要求。研究表明,使用该国产多核多线程处理器进行软件无线电系统的设计开发具有广泛的应用前景。     

基于DM3730的嵌入式软件无线电平台的研制

采用DM3730微控制器替代PC机配合USRP的硬件设计了新型嵌入式软件无线平台。该平台使用Ubantu for ARM+GNURadio配置可以完全实现传统软件无线电的全部功能。在此介绍了新型嵌入式软件无线电平台的硬件设计,阐述了Ubantu for ARM的搭建和GNURadio for ARM的编译过程,并针对性地做了系统测试。该设计开创性地用高性能ARM处理器搭配软件无线电平台,使新的软件无线电系统具有更低的功耗和更强的便携性。     

可配置片上网络性能评估平台

为了弥补目前单纯采用软件或者硬件构建NoC验证平台的一些缺陷,采用软硬件结合的设计方法实现了NoC的FPGA验证与性能评估平台。利用该平台在Xilinx Virtex 6FPGA上对基于虚通道路由器的片上网络进行了验证。实验证明该验证平台功能完善,占用硬件资源少,综合时钟频率高,评估NoC系统的效率非常高。     

应用设计：基于Cell／B.E.的高性能维特比解码器

维特比解码现今有着广泛的应用。由于其运算量较大,因而经常用ASIC芯片,FPGA芯片或者其他经过优化的专用硬件加速器来实现。随着近几年来多核技术的迅猛发展,多核处理器平台已经成为软件无线电（SR）系统的一个合理的选择。Cell宽带处理引擎处理器是由索尼、东芝、IBM三家公司联合研制的最新的多核处理器。在本论文中,我们主要介绍一种基于Cell处理器的64状态数的软输入维特比解码器,可应用于WiMAX软件无线电基带系统中等。我们使用的是运行在3．2GHz时钟频率的Cell处理器。需要解码的是咬尾卷积码,只利用其中的一个协处理器单元（SPE）,我们的维特比解码器可以达到30Mb／s的吞吐率。从这个性能数据可以看出,我们所介绍的这种维特比解码实现方案是特别有效的,可以很容易地整合到软件无线电系统中去,并能提供相当好的性能,从而给出高度集成化的软件无线电解决方案。本文所提到的维特比解码模块的优化方法可以扩展到Cell平台上其他应用的实现和优化中。     

基于ARM7TDMI的SoC的FPGA验证平台的设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

一种基于频分复用信号的宽带数字收发设计

介绍了一种基于频分复用信号的宽带数字收发设计。根据软件无线电基本理论给出了系统的硬件具体实现和软件处理流程,描述了基于FPGA平台的并行FIR滤波器和并行CIC滤波器的高效实现方法。给出了宽带数字收发系统的仿真和测试结果。该系统硬件结构简洁,逻辑资源开销小,通用性和扩展性强。     

多核系统中NoC通讯架构的关键技术

多核处理器已经成为处理器的主流,并发展成为各种通信与媒体应用的主流处理平台。通讯结构是多核系统中的核心技术之一,核间通信的效率是影响多核处理器性能的重要指标。目前有3种主要的通讯架构:总线系统结构、交叉开关网络和片上网络。总线结构设计相对方便、硬件消耗较少、成本较低;交叉开关是适合用于构建大容量系统的交换网络结构;而片上网络是更高层次、更大规模的片上网络系统,目前可以解决多核体系结构问题,是多核系统最有前途的解决方案之一。文中在分析了NoC结构的基本原理、系统结构和功能的同时,也提供了部分单元的设计实现。