基于FPGA的高速SDRAM控制器的视频应用

为了满足视频处理中数据的高速读写,使用FPGA定制了一种SDRAM控制器,此控制器能够通过采用切换bank操作、自动预冲、集中刷新等组合操作实现任意突发长度的数据读写,满足了对连续视频数据的存储要求。     

一类基于AMBA总线的SDRAM控制器设计

提出一类SDRAM控制器的设计方法,针对SDR SDRAM的突发特性,采用数据预读取机制提高SDRAM的读取效率,同时又加入了写指令FIFO消除读缓存带来的负面影响.并且以该控制器在AHB总线的集成为例,实现了控制器在SoC中的应用.功能仿真和FPGA验证均表明本设计能够准确高效地实现对SDR SDRAM的访问控制.     

基于软件模型的SDRAM指令FIFO的性能评估

针对SDRAM的读写操作具有一定的流水特性,“Garfield”的EMI(外部存储接口)设计中加入了指令缓冲(先入先出,FIFO),充分利用SDRAM的Burst模式．在处理器进行指令预取时,减少指令读取的平均等待时间。但这种方法的关键问题在于．如何选择恰当的指令缓冲深度．从而最大可能地提高整个芯片的执行效率。本文提出了一种基于软件模型来评估。首先介绍了为什么要在基于ARM7TDMI的外部存储器接口中插入指令FIFO,及如何通过软件建模的方法,用指令集模拟器和存储子系统模型模拟真实硬件环境。然后探讨了采用什么标准去评估指令执行效率的提高,最后通过实验数据得到对SDRAM指令FIFO的性能的评估。     

基于FPGA的双端口视频缓冲器设计

介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口,采用分块方式读写单块存储器SDRAM,采用混合算法合理仲裁读、写和刷新请求,实现单路视频数据的实时采集和输出。本系统设计简单,调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明:SDRAM时钟频率工作在71MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数,还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

合成孔径雷达实时转置存储的实现

本文介绍了如何利用同步动态内存(SDRAM)实现合成孔径雷达实时成像处理器转置存储中数据转置的功能,重点论述了带有自动预充电功能的SDRAM控制器的设计以及刷新控制电路、地址产生电路的实现过程。     

面向片上系统的高性能SDRAM控制器设计

在分析了SDRAM存取原理之后,提出并设计了一种面向片上系统的高性能SDRAM控制器。该控制器采用数据写缓存方式降低了数据在存取内存时的等待时间;并引入了两组双通道预取指令缓冲器,每组双通道都用以减少取指令时的等待时间,采用两组的结构是为了增加指令预取的命中率;同时还使用了四路组关联的片上堆栈存储器来降低SDRAM的页失效频率,从而降低了因页失效而需要等待的时钟周期。实验证明,与传统的控制器相比,SDRAM的存取等待时间降低了63%,页失效频率降低了64%,总的指令执行平均时间为原来的40.5%。     

一种用于高速数据采集的SDRAM控制器

同步动态随机存储器(SDRAM)在数据存储领域得到广泛的应用。针对一项基于PCI总线的高速数据采集系统提出了一种基于FPGA的SDRAM控制器的实现方法,FPGA中采用模块化设计方法。详细介绍了SDRAM控制器的组成结构和各模块功能,重点解决了SDRAM的刷新控制和空满检测问题,并对其进行了仿真验证,给出了全页读写模式下SDRAM的仿真时序图。仿真结果表明,SDRAM控制器实现了对SDRAM的读写操作,满足器件时序要求,完成了高速数据的大容量存储。     

嵌入式DSP访问片外SDRAM的低功耗设计研究

为了降低DSP外部SDRAM存储系统的功耗,针对DSP访问片外SDRAM的功耗来源特点,提出了基于总线利用率动态监测的读写归并方案。该方案动态监测外部存储器接口(EMIF)总线的利用率,根据总线利用率的不同选择开放的页策略、封闭的页策略或休眠模式;设计了简化的指令Cache(I-Cache),采用块读的方法取指令;设计了写后数据缓冲区,由EMIF对同一行的读写进行归并。经计算,根据EMIF总线利用率的不同(10%~40%),该方案相比单纯采用开放的页策略,功耗可减少5%~20%左右。     

引信体目标视频回波模拟器SDRAM控制器的FPGA设计

针对引信体目标视频回波模拟器中高速大数据量传输、下载和存储的需要,提出了用现场可编程门阵列(FPGA)设计SDRAM控制器的方案和方法.该控制器与常规SDRAM控制器不同,它以长度120个字为一组进行突发(Burst)的读写,内部操作也不同于整页的读、写操作机制,而是采用了内部计数器到固定周期数给出截断(Terminate)和预充电(Precharge)命令的一种操作方式.经验证,该控制器在片工作频率可达100MHz,满足了引信体目标视频回波模拟系统对引信与目标的相对运动参数预先产生回波数据的高速大数据量下载的要求.     

SDRAM控制器简易化设计

SDRAM存储芯片拥有快速读写的性能,可以应用以回波模拟系统作为数据高速缓存器。SDRAM芯片是由SDRAM控制器控制的,SDRAM控制器有严格的控制时序和工作状态,可以使用有限状态机理论和VerilogHDL语言对FPGA进行模块化开发设计。笔者基于FPGA给出了一种SDRAM控制器简易化设计方法,实验结果表明该方法简化了SDRAM控制器的设计。     

嵌入式处理器中SDRAM控制器的指令FIFO设计及优化

本文提出了SDRAM预取FIFO的设计，充分利用SDRAM的流水特性，提高无Cache嵌入式处理器性能。通过软件指令静态分析和软件模拟两种分析方法，评估预取逻辑的深度，得到最优化的设计。基于Drystone基准程序的测试表明，本文提出的指令FIFO可以将处理器的性能提高约50％。     

基于DDR2控制器的主从结构DLL的研究与设计

提出了一种适用于DDR2控制器的主从结构的DLL的研究与设计,在不同的工艺、电压和温度（PVT）条件下,DLL所产生的时钟保证DDR2在读数据时,数据经过传输线传输后能被正确的采样;写数据时,DLL产生的时钟能精准地控制倍率转化。模拟仿真结果表明在0.13μm CMOS工艺下,该结构具有良好的性能特性,满足设计要求。该结构同样可用于其它需要固定延迟的电路。     

基于页结构的视频数据交织读写控制器设计

提出一种基于页结构的专用读写控制器解决方案,将DVI接口的数字视频信号在SDRAM上进行连续或跳跃式快速页读写,并在FPGA上实现,解决了高速视频重组效率低的问题,实现了超大画幅图像的帧缓存和数据任意组包,可运用于LED全彩屏、组合液晶屏的控制系统中.     

Exploiting statistical information for implementation of instruction scratchpad memory in embedded system

A method to both reduce energy and improve performance in a processor-based embedded system is described in this paper. Comprising of a scratchpad memory instead of an instruction cache, the target system dynamically (at runtime) copies into the scratchpad code segments that are determined to be beneficial (in terms of energy efficiency and/or speed) to execute from the scratchpad. We develop a heuristic algorithm to select such code segments based on a metric, called concomitance. Concomitance is derived from the temporal relationships of instructions. A hardware controller is designed and implemented for managing the scratchpad memory. Strategically placed custom instructions in the program inform the hardware controller when to copy instructions from the main memory to the scratchpad. A novel heuristic algorithm is implemented for determining locations within the program where to insert these custom instructions. For a set of realistic benchmarks, experimental results indicate the method uses 41.9% lower energy (on average) and improves performance by 40.0% (on average) when compared to a traditional cache system which is identical in size.     

DTMB系统中解卷积交织的设计和实现

提出一种利用同步SDRAM实现高速数据读写移位寄存器的方法,可有效缩短解交织中SDRAM的操作周期.实验结果表明,该方法设计的解交织器结构合理,可有效节省逻辑资源.     

H.264及AVS高清视频解码中SDRAM控制器的设计与实现

文章介绍了高清视频图像处理中系统对数据高速读写的要求及一些SDRAM处理高速数据应用的技巧。在应用这些技巧的基础上给出了一种在高清视频解码中的SDRAM控制器的实现方案，经验证，该方案可以大幅度提高存储器的数据读写效率，并在国内第一款能够支持中国自主音视频编码标准AVS（草案）的解码芯片“凤芯一号”中得到实际应用。