TD-LTE系统随机接入过程MAC子层设计与仿真

从时分同步的码分多址(TD-SCDMA)长期演进(TD-LTE)随机接入过程的应用场景入手,详细介绍基于竞争的随机接入过程的基本原理,并以网络端为例,设计了相应的随机接入过程媒体接入控制(MAC)子层的流程.通过说明和描述语言(SDL)以及树表结合表示法(TTCN)协仿真,生成随机接入过程的消息顺序图(MSC),验证了信号流程设计及数据的正确性.该流程设计已应用于TD-LTE无线综合测试仪表的开发中.     

TD-SCDMA系统终端协议栈PDCP子层的研究

PDCP是TD-SCDMA系统中终端协议栈L2的一个子层,只适用于数据域(PS)。PDCP子层在用户数据传输过程中起着非常重要的作用,设计合理的PDCP子层将保证用户数据有效地进行传输。基于该目的,对PDCP在用户数据传输过程中进行研究,首先根据协议介绍PDCP子层的结构、功能描述和相关接口,然后主要设计PDCP子层在AM-RLC模式(RLC确认模式)下的数据传输过程的实现方法,包括PDCP链路建立、数据传输、链路释放过程。对PDCP子层的学习有一定的帮助。     

TD-LTE系统HARQ机制的设计与仿真

长期演进(TD-LTE)系统HARQ过程是移动通信系统中终端(UE)与基站进行数据传输的一个非常重要的过程,文章介绍了基于网络端的HARQ过程的设计方案,并以网络端为例,详细设计了网络端HARQ在MAC子层的具体流程及实现方案。通过说明和描述语言(SDL)和树表结合表示法(TTCN)协仿真,生成HARQ过程的消息顺序图(MSC),信号流程设计的正确性得到验证,在TD-LTE无线综合测试仪的开发中,该流程设计得到应用。     

系统网络端MAC层测试研究

协议一致性测试方式的选择对MAC协议实现过程是非常重要的,在设计TD-LTE(时分-长期演进)MAC层协议实现的基础上运用了一种SDL(规范描述语言)+TTCN(树表结合表示法)的测试方式对其随机接入过程多种情况进行测试,最后用ARM芯片集成项目代码对测试的结果进行了正确验证。     

一种用于IC卡的加密算法的VLSI实现

对传输数据进行加密,是提高ＩＣ卡安全性的一个重要手段。文中对一种用于ＩＣ卡芯片的加密算法的ＶＬＳＩ实现进行了研究,并用硬件描述语言ＶＨＤＬ对该算法进行了设计和验证。门级仿真结果表明设计正确。     

VoLTE PDCP丢包优化研究

PDCP属于无线接口协议栈的第二层,在用户平面上,PDCP子层得到来自上层的IP数据分组后,可以对IP数据分组进行头压缩和加密,然后递交到RLC子层.在控制平面,PDCP子层为上层RRC提供信令传输服务,并实现RRC信令的加密和一致性保护,PDCP丢包影响用户的时延、数据传输,将造成VOLTE语音质量下降,影响用户感知.     

基于ADL描述的ASIP模型体系架构

为了获取ASIP(专用指令集处理器)体系结构可执行模型,实现自动化设计,研究遵循"描述-综合"设计方法学,采取了ADL(体系结构描述语言)手段,构建了对象的"功能-结构-物理"三层描述,将复杂的ASIP系统划分为不同的模型视图.ADL允许设计者以纯行为形式描述抽象复杂系统,且语言本身很容易被软件捕捉执行,因此ADL规约将驱动整个ASIP设计流程.     

LTE-A空口监测仪表中PDCP协议的设计与实现*

基于LTE-A空中接口协议栈,设计了一种新型的LTE-A空口监测仪表,重点剖析了LTE-A空口监测仪表硬件架构和逻辑架构的设计方案,并阐明了PDCP协议数据结构、PDCP发送实体数据处理流程、PDCP接收实体数据处理流程的设计思想。经过实际开发验证,该仪表达到了预期的功能要求,且PDCP协议的设计思想成功运用于该仪表中,证明了数据处理流程设计的合理性。     

DES加密算法的高速FPGA实现

DES(数据加密标准)算法是一种应用广泛的分组密码算法.文中在分析算法机理的基础上,对如何用FPGA(现场可编程门阵列)高速实现算法进行了分析和讨论,详细阐述了子密钥生成、S盒设计、流水线设计及子密钥延迟控制的方法,采用Verilog硬件描述语言对算法进行了FPGA仿真,并对算法的性能进行了分析.     

TD-LTE系统移动性管理实体测试研究

在对协议进行实现的过程中,协议一致性测试非常重要.在研制时分-长期演进(TD-LTE)无线终端综合测试仪的过程中,必须依照协议规范进行设计.基于此,文章选用规范描述语言(SDL)与树表描述语言(TTCN)对演进型分组系统移动性管理(EMM)的实现进行了测试仿真,提出了一种基于SDL+TTCN的测试方式.采用ARM Wo...     

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.     

LTE网络端MAC状态研究与设计

针对目前LTE系统网络端MAC子层状态划分的不明确性,提出了在LTE系统通信过程中网络端MAC层状态划分的方案.该方案将网络端MAC层划分为4个状态,设计了状态转移过程及随机接入流程,由此实现了MAC状态转移方案.通过TTCN与SDL协仿真的测试,证明了状态转移及随机接入流程设计的正确性,为LTE系统的通信实现提供有效方案.     

高效可扩展的应用层流量识别架构

提出一种采用自定义识别方法描述语言和识别操作树的高效可扩展的应用层流量识别架构(ARTIST).在流量识别方法的描述模型分析的基础上,设计了识别方法和识别规则描述语言以及对应的识别引擎,实现各种主要流量识别方法,并可动态扩展新的识别方法.采用识别规则树结构维护识别规则,缩短了协议识别流程,提高了识别性能.实验证明ARTIST不仅能够支持对各类的流量识别方法和规则的动态更新,而且能够提高系统识别性能.     

LTE系统中RLC非确认模式的设计与测试

RLC (Radio Link Control,无线链路控制)子层协议是LTE(Long term evolution,长期演进)的重要组成部分,它提供的数据传输功能在LTE系统中有着十分重要的作用.本文主要介绍了非确认模式发送与接收过程的设计,以及非确认模式滑动窗口机制,最后通过SDL(规范描述语言)和TTCN(树表结合表示法)的协仿真进行协议一致性测试,测试结果表明非确认模式的功能符合协议的描述.     

边界增强算法的硬件实现

通过对应用于图象处理的边界增强算法的研究,结合目前世界上流行的硬件描述语言Verilog HDL的设计,将边界增强算法用硬件电路模块的形式来实现。此硬件电路采用流水线结构,关键运算部件采用复用形式,以提高系统处理效率。     

电路设计状态机描述算法研究

文章论述了可视化的硬件描述语言（Visual HDL)中经常应用的各种状态机算法，分析了这些算法对电路工作性能的影响，使利用状同设计电路和的技巧大大提高。     

系统设计师只是盲动的中间人吗？

在嵌入式设计领域,系统设计被视为运用高层次算法建模技术和软件语言来描述可编程设备中的电子系统.传统上,系统设计通过片上系统(SoC)设计(包含ASIC及FPGA)采实现,特别是FPGA越来越普遍.这种方法论面向软件工程师,可以规避晦涩难懂的硬件描述语言(HDL),同时驾轻就熟地管理复杂的SoC系统.     

IEEE 1149.1b边界扫描器件描述语言

1 引言随着可测性技术的发展,越来越多的电子产品都开始采用边界扫描设计,在设计这些支持边界扫描的新产品时,会面临一个问题:如何描述这些边界扫描器件?本文介绍了边界扫描描述语言(BSDL),它是VHSIC硬件描述语言(IEEE Std 1076—1987 VHDL)的一个子语言。遵从两条原则:一是对用户友好;二是对计算机来讲简单、无二义性。     

TD-LTE系统中ESM子层协议的研究与实现

描述了LTE系统ESM子层中的承载,通过对专有承载和默认承载进行比较,突出专有承载的优势,同时阐述了专有承载的重要参数进而设计建立专有承载。用规范描述语言(SDL)与数表描述语言(TTCN)对专有承载修改的实现进行测试仿真,并将仿真结果与协议规范进行比较以验证符合程度。     

浅析ASIC技术与VHDL语言

利用硬件描述语言 (HDL)设计数字电路中的专用集成电路 (ASIC)是目前国际上较为流行的一种设计方法。简要分析了采用ASIC技术开发硬件系统的优点 ,并对VHDL(超高速集成电路硬件描述语言 )作为标准的HDL的功能和特性进行了初步探讨。