|
1.
|
一种带有改进的25%占空比本振产生电路的WCDMA/GSM高线性度接收机射频前端分析与设计 被引次数：1
|
|
|
|
|
|
|
胡嵩 李伟男 黄煜梅 洪志良《半导体学报》,2012年第33卷第2期
|
|
|
本文提出了一种满足WCDMA/GSM系统要求的全集成接收机射频前端。WCDMA模式下无需声表面波滤波器。为了提高包括IP3和IP2指标在内的线性度性能，射频前端包括电容减敏的多栅低噪声放大器、带有本文提出的IP2校准电路的电流模式无源混频器以及似Tow-Thomas结构的双二阶可重构跨阻放大器。本文提出了一种新的低功耗、低相噪、可产生四相25%占空比本振信号的多模分频器。同时，本文通过采用带有片上电阻的恒定gm偏置电路，减小工艺和温度对转换增益的影响。本文中的射频前端电路集成在一个0.13um CMOS工艺下实现的带有片上频率综合器的接收机中。测试结果显示，在这个高线性度射频前端的帮助下，对于所有的模式和频带，接收机可以获得-6dBm的IIP3和至少 60dBm的IIP2。
|
|
2.
|
一种宽带低压的上变频混频器设计
|
|
|
|
|
|
|
褚云飞 孙玲玲 文进才《杭州电子科技大学学报》,2007年第27卷第5期
|
|
|
设计了一种宽带且适合低压工作的上变频混频器.该上变频混频器采用电流注入结构缓减混频器噪声和线性度的相互制约关系,采用伪差分结构和LC负载结构实现低压工作.上变频混频器采用TSMC 0.18μm RF CMOS工艺实现,射频输入频率范围为50～860MHz.通过Cadence SpectreRF对混频器进行仿真,在1V的工作电压下,取得变频增益约为5.34dB,噪声系数约为21dB,1 dB压缩点约为-3.2dBm、三阶输入交调点约为12dBm,功耗为5mW.在整个射频宽带内,混频器性能参数稍有变化,波动范围较小.仿真结果证明,该宽带混频器结构适合低压工作,可应用于数字电视调谐器中.
|
|
3.
|
一种新型900 MHz下混频器的设计
|
|
|
|
|
|
|
汪飞 王春华 何海珍《微电子学》,2010年第40卷第4期
|
|
|
设计了一种用于超高频射频识别(UHF RFID)读写器的新型低功耗、低噪声、高线性度900 MHz下混频器.在输入端采用2阶交调注入结构,以提高线性度;在输出端采用动态电流注入结构,获得了很好的噪声特性,且具有很高的增益.采用Chartered 0.18 μm标准CMOS模型对电路进行仿真,电路的供电电压为1.2 V.仿真结果表明,设计的900 MHz下混频器增益为11 dB,IIP3为-3.5 dBm,噪声为11 dB.
|
|
4.
|
一种多频带高线性度CMOS单边带混频器 被引次数：1
|
|
|
|
|
|
|
孙敏 张海英 王云峰 李志强 郭瑞《半导体技术》,2011年第36卷第6期
|
|
|
基于TSMC 0.18μm CMOS工艺,设计实现了一种多频带高线性度的单边带(SSB)混频器。该混频器以经典的电流换向结构为基础,采用电阻负载以满足多频带工作、高线性度和高带内增益平坦度要求,并节省了面积。通过集成有源巴伦将混频器输出差分信号转换成单端信号,提高了发射机的系统集成度且有利于降低功耗。测试结果表明:在2.3～2.4 GHz及3.4～3.6 GHz工作频带内,IP1dB大于0 dBm,带内增益平坦度小于0.5 dB,本振泄漏小于-47 dBm,镜像信号抑制大于36 dB,为LTE标准的无线射频前端芯片的进一步研究提供了参考。
|
|
5.
|
一种高线性度CMOS有源混频器的设计
|
|
|
|
|
|
|
蔡新午 戴庆元 吴日新《电子器件》,2009年第32卷第5期
|
|
|
设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm（5dB增益）,7dBm（8dB增益）。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。
|
|
6.
|
一种新型超高频射频识别射频前端电路设计
|
|
|
|
|
|
|
汪飞 王春华 何海珍《微电子学与计算机》,2011年第28卷第1期
|
|
|
设计了一种低功耗高线性度的新型超高频射频识别射频前端电路.在LNA的设计中,通过在输入端采用二阶交调电流注入结构以提高线性度,在输出端采用开关电容结构以实现工作频率可调;在混频器的设计中,在输入端采用同LNA相同的方法以提高线性度,而在输出端采用动态电流注入结构以降低噪声.该电路采用0.18μmCMOS工艺,供电电压为1.2V,仿真结果如下:输入阻抗S11为-23.98dB,IIP3为5.05dBm,整个射频前端电路的增益为10dB.
|
|
7.
|
1.9GHz高线性度上混频器设计 被引次数：2
|
|
|
|
|
|
|
席占国 秦亚杰 苏彦锋 洪志良《固体电子学研究与进展》,2007年第27卷第1期
|
|
|
介绍了采用0.35μm CMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900(1 850~1 910 MHz)发射器系统中。电路采用了multi-tanh线性化技术,可以得到较高的线性度。在单电源+3.3 V下,上混频器电流约为6 mA。从上混频电路输出级测得IIP3约8 dBm,IP1dB压缩点约为0 dBm。
|
|
8.
|
用于UHF RFID读写器的射频前端CMOS混频电路
|
|
|
|
|
|
|
林之恒 谈熙 闵昊《半导体技术》,2014年第11期
|
|
|
提出了900 MHz频段下射频识别(RFID)读写器芯片射频前端接收器混频器模块,给出了读写器芯片的前端混频电路结构。采用单平衡无源混频器的特殊结构,降低了载波泄漏的干扰,后级接跨阻放大器,抑制了后级电路的噪声。通过电路内部复数反馈可以控制接收机等效输入阻抗实部与虚部的变化,进行阻抗匹配,省去了片外匹配网络。在SMIC 0.13μm CMOS混和信号工艺下进行流片。测试结果表明,核心模块的电源电压为3 V,电流为7.3 mA,混频器的转换增益为21.8 dB,输入1 dB压缩点为-5.11 dBm,IP3为4.6 dBm,芯片核心面积为0.83 mm×0.56 mm。
|
|
9.
|
2.4GHz带片上非平衡变压器射频前端的设计与优化
|
|
|
|
|
|
|
徐化 王磊 石寅 代伐《半导体学报》,2011年第32卷第9期
|
|
|
本文介绍了一种工作在2.4GHz频段的低功耗、低噪声、高线性射频接收机前端电路，该接收前端电路使用新型的带三种增益模式的LNA，并提出一种新的片上非平衡变压器优化技术。前端电路采用了直接变频结构，使用片上非平衡变压器实现低噪声放大器与下变频混频器之间的单端-差分转换，优化设计以提高前端电路的噪声性能。本文使用锗硅0.35um BiCMOS工艺，所采用的技术同样适用于CMOS工艺。前端电路总的最大转换增益为36dB；在高增益模式下的双边带噪声系数为3.8dB；低增益模式下，输入三阶交调点位12.5dBm。为了获得最大的输入动态范围，低噪声放大器采用三种可调增益模式，低增益模式使用by-pass结构，大大提高了大信号输入下接收前端的线性度。下变频混频器在输出端使用可调R-C tank，滤除带外高频杂波。混频器输出使用射极跟随器作为输出极驱动片外50ohm负载。该接收前端在2.85-V电源供电下，功耗为33mW，芯片面积为0.66mm2。
|
|
10.
|
一种低噪声高线性度射频前端电路设计
|
|
|
|
|
|
|
许永生 游淑珍 俞惠 李小进 石春琦 赖宗声《固体电子学研究与进展》,2006年第26卷第2期
|
|
|
介绍了超高频接收系统射频前端电路的芯片设计。从噪声匹配、线性度、阻抗匹配以及增益等方面详细讨论了集成低噪声放大器和下变频混频器的设计。电路采用硅基0.8μm B iCM O S工艺实现,经过测试,射频前端的增益约为18 dB,双边带噪声系数2.5 dB,IIP 3为+5 dBm,5 V工作电压下的消耗电流仅为3.4 mA。
|
|
11.
|
一个高线性度的CMOS DVB-S前端芯片
|
|
|
|
|
|
|
张弛 王树甫《半导体学报》,2007年第28卷第7期
|
|
|
提出了基于CMOS工艺的直接频率变换的DVB-S射频前端电路设计.设计采用了T型匹配网络的可变衰减器、具有单端到双端变换功能的低噪声放大器以及低噪声混频器.通过使用衰减器,系统处理线性度的能力得到很大的提高.设计和流片基于SMIC 0.18μm CMOS工艺.测试结果表明,该设计能够达到超过30dB的动态范围,噪声系数小于3dB,消耗电流为10mA.在低增益情况下,具有+20dBm的输入三阶交调能力.
|
|
12.
|
一个高线性度的CMOS DVB-S前端芯片
|
|
|
|
|
|
|
张弛 王树甫《半导体学报》,2007年第28卷第7期
|
|
|
提出了基于CMOS工艺的直接频率变换的DVB-S射频前端电路设计.设计采用了T型匹配网络的可变衰减器、具有单端到双端变换功能的低噪声放大器以及低噪声混频器.通过使用衰减器,系统处理线性度的能力得到很大的提高.设计和流片基于SMIC 0.18μm CMOS工艺.测试结果表明,该设计能够达到超过30dB的动态范围,噪声系数小于3dB,消耗电流为10mA.在低增益情况下,具有 20dBm的输入三阶交调能力.
|
|
13.
|
高动态范围有源上变频混频器
|
|
|
|
|
|
|
《国外电子元器件》,2009年第8期
|
|
|
凌力尔特公司推出新型宽带有源上变频混频器LT5578，该器件在400MHz至2．7GHz的频段内提供了高动态范围性能．并支持所有的分配型LTE（长期演进）宽带无线业务。在900MHz时，该混频器提供了27dBm的输出IP3线性度和同类最佳的-160．5dBm／Hz噪声层（在-5dBm的输出电平条件下），从而实现了绝佳的发送器动态范围。
|
|
14.
|
433MHz ASK接收机射频前端电路设计
|
|
|
|
|
|
|
徐萍 何伟 张润曦 赖宗声《固体电子学研究与进展》,2010年第30卷第4期
|
|
|
设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。
|
|
15.
|
工作于亚阈值区的低功耗高线性CMOS混频器
|
|
|
|
|
|
|
别梅肖巍《压电与声光》,2016年第38卷第6期
|
|
|
设计了一种采用TSMC 0.13 μm CMOS工艺实现的2.4 GHz低功耗亚阈值有源混频器，已应用于射频卫星电视接收机中。为了取得较高的线性度，该混频器引入交叉耦合技术以及级间匹配技术，并引入电流注入技术以提高混频器的增益。最终芯片测试结果表明,该混频器在仅消耗1.6 mW功耗的状态下，输入三阶交调点IIP3高达5.41 dBm，增益高达9.07 dB，噪声系数为12.05 dB。该混频器的版图尺寸为0.91 mm×0.98 mm。
|
|
16.
|
一种应用于LTE直接变频无声表滤波器接收机的1.2-V CMOS前端设计
|
|
|
|
|
|
|
王日炎 黄继伟 李正平 张伟峰 曾隆月《半导体学报》,2012年第33卷第3期
|
|
|
本文提出了一种应用于LTE直接变频接收机的CMOS射频前端电路。电路由低噪声跨导放大器（LNA），电流型无源混频器和跨阻运算放大器（TIA）组成，该结构对于LTE多频带应用具有高集成，高线性，并实现简单的频率配置。电路采用多个电流舵跨导级实现了大的可变增益控制范围。电流型无源混频器采用25%占空比本振改善了电路增益、噪声和线性性能。为了抑制带外干扰，采用直接耦合电流输入滤波器。该射频前端电路采用0.13-μm CMOS工艺设计制造。测试结果表明电路在2.3GHz到2.7GHz工作频率范围，具有45dB电压转换增益，噪声系数为2.7dB，IIP3为-7dBm以及校准后的IIP2为 60dBm。电路采用1.2V单电压供电，整个电路工作电流为40mA。
|
|
17.
|
高增益高线性度CMOS偶次谐波混频器设计
|
|
|
|
|
|
|
程知群 高俊君 朱雪芳 徐胜军《电子器件》,2010年第33卷第3期
|
|
|
设计了一种能应用于GPS接收机的偶次谐波混频器,在RF输入端采用了电流复用电路提高混频器的转换增益和线性度,在LO输入端采用了倍频技术.同时,该拓扑结构还具有低功耗的优点.仿真结果表明:在1.8V电源电压下,RF频率1.575GHz,LO频率0.7895 GHz,LO功率为-5 dBm时,该混频器的转换增益为20.848 dB,三阶交调截至点为-2.297 dBm.表现出了高增益、高线性度的性能.
|
|
18.
|
基于CMOS模拟开关实现平衡混频器 被引次数：1
|
|
|
|
|
|
|
王迎栋 孙明杰《计算机与网络》,2012年第15期
|
|
|
详细介绍了有源单平衡混频器的电路组成,分析了有源平衡混频器的工作原理。基于CMOS模拟开关设计实现了一种(低功耗、高线性度的)开关平衡混频器,最后对混频器的指标进行了测量和分析。测试结果表明(在3.3V电源电压下,消耗电流小于10mA,射频输入信号)在60～110MHz频带范围内,(本振信号+10dBm时)插入损耗小于7dB,波动小于1dB,输入P1dB压缩点大于13dBm。
|
|
19.
|
BiCMOS工艺的高线性度下变频混频器设计
|
|
|
|
|
|
|
李雪刚 吴建辉 《电子器件》,2008年第31卷第2期
|
|
|
利用BiCMOS工艺设计了一种高线性度下变频混频器.在此变频混频器的设计中结合了双极型工艺在射频段的高性能以及MOS工艺的高线性度,并利用其对传统的吉尔伯特单元进行了优化.基于JAZZ 0.35μm标准BiCMOS SBC35工艺设计参数对混频器进行了设计和仿真,仿真结果表明该混频器获得了良好的性能指标,转换增益为9.3 dB,输入3阶互调点达到了16 dBm,在5 V单电源下消耗1.9 mA的电流.
|
|
20.
|
一种用于超高频RFID阅读器的正交下变频混频器的分析与设计
|
|
|
|
|
|
|
倪熔华 谈熙 唐长文 闵昊《半导体学报》,2008年第29卷第6期
|
|
|
分析了共用跨导级的正交下变频混频器的性能,包括电压转换增益、线性度、噪声系数和镜象抑制比,分析表明其在电流开关模式下比传统的Gilbert混频器对具有更好的性能.设计并优化了一个基于共用跨导级结构的用于超高频RFID阅读器的正交下变频混频器.在915MHz频段上,该混频器测得12.5dB的转换增益,10dBm的IIP3 ,58dBm的IIP2和17.6dB的SSB噪声系数.芯片采用0.18μm 1P6M RF CMOS工艺实现,在1.8V的电源电压下仅消耗3mA电流.
|
