频率相位可调的信号源设计

提出了一种直接基于DDS芯片AD9851的信号源的设计方法.介绍了DDS模块的设计,并给出了DDS与FPGA接口电路、DDS信号互补输出电路、DDS七阶低通椭圆滤波电路、DDS信号缓冲放大电路、DDS晶振电路.通过FPGA控制DDS并直接向DDS发送频率控制字,产生常见的正弦波、方波,并实现了频率与相位可调.     

基于DDS芯片AD9852的雷达回波模拟器设计

基于直接数字频率合成技术DDS的原理,分析了影响DDS频率输出的核心因素。在此基础上仿真验证了相位累加器的位数对DDS频率输出的作用。介绍了一种DDS芯片AD9852并基于这种芯片提出了一种雷达回波模拟器的设计,并分析了DDS芯片的优缺点。该设计能够稳定地产生70 MHz载频的雷达回波,较好地模拟出所需回波。     

《电讯技术》专题资料《时间频率技术》题要（十七）

DDS在LFM设计中的应用（樊淑慧） 介绍了DDS＋正交混频技术产生LFM信号的原理和方法,并给出最终设计结果。就如何改善DDS输出杂散进行了探讨。同时还对正交混频技术的优缺点进行分析,并提出了切实可行的解决方案。     

一种简易高精度频率信号发生器的设计与实现

直接数字频率合成(DDS)技术转换时间短,相位变化连续,全数字可编程等优点突出。介绍了一种高度集成化的DDS专用芯片AD9833,并利用该芯片与单片机AT89S52结合,设计了一种简易的高精度频率信号发生器。给出了本设计的硬件结构与部分关键程序的流程框图,同时给出了该芯片在实际设计中的结果,并对结果进行了简单分析,探讨了DDS芯片与微处理器的接口方式。工作表明,DDS技术在信号源设计领域有广阔的应用前景。     

面积优化的正交DDS软核编译器设计与实现

为了使直接数字频率合成器(DDS)的IP设计达到资源和效率的较好平衡,提高此类IP设计的灵活性和重用性,应用泰勒插值方法对ROM进行压缩,设计并实现了一种自动生成正交DDS软核的编译器。文中推导了正交DDS内部信号关键参数设定公式,描述了IP编译器的设计流程,给出了实验结果。     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

DDS+PLL组合系统及实例

本文介绍了DDS PLL系统的实现方案和特点,指出了设计DDS PLL系统的注意事项,并通过实例证明DDS PLL系统能够实现较高的频谱质量,具有一定的实用价值。     

一种基于AD9858的线形调频源设计

介绍了DDS的基本原理、DDS芯片AD9858性能与功能特点,并采用FPGA控制AD9858,实现了线形调频源设计.     

C波段线性调频信号源的设计

锁相频率合成（PLL）和直接数字频率合成（DDS）相结合的技术广泛应用于信号源的设计。文章采用DDS激励PLL的技术,设计了C波段（5GHz6GHz）线性调频信号源的实现方案,并对信号源的频率建立时间和相位噪声进行了仿真,最后重点研究了基于DDS芯片AD9852的锁相环激励信号源的设计。     

一种基于二次项逼近的DDS算法及其实现

阐述了直接数字合成器(DDS)的基本原理,分析了现有DDS算法的优缺点,设计出基于二次项逼近的DDS算法,并给出该算法的电路实现。最后通过该算法的仿真分析表明,该算法实现的DDS其无杂散动态范围(SFDR)高达-105 dBc,且占用较少的资源,满足雷达、信号源等系统对高性能、低功耗的设计要求。     

基于AD9858定时信号源模块设计

定时及DDS信号源模块是将定时器和DDS信号源两个功能集成在一个模块中实现,能够完成定时信号和DDS信号的产生,并对DDS信号8倍频后,输出中心频率2.4GHz调频/调相信号。本设计采用多种方法较好的解决了模拟信号和数字信号相互影响的问题,保证了DDS输出稳定的调频信号,在实际工作中取得了良好的效果。     

低相噪DDS信号产生电路的设计

本文介绍了DDS的基本原理以及DDS芯片AD9852的功能特点.详细介绍了一种基于单片机和DDS的频率源电路的软硬件实现方案.利用单片机AT89C51控制DDS芯片AD9852,产生了一个低相位噪声的信号.在进行软硬件设计过程中,总结出了产生低相噪DDS信号的一些注意事项,对设计低相噪DDS信号产生电路有很大的帮助.     

DDS在SystemView上的仿真设计

本文介绍了直接数字频率合成器（DDS）的工作原理和System View的应用，并使用SystemView建立了DDS的仿真系统，得到了相位截断对DDS的影响的仿真结果，对研究和设计DDS系统有着实际意义。     

A direct digital frequency synthesizer with high-speed current-steering DAC

A high-speed SiGe BiCMOS direct digital frequency synthesizer (DDS) is presented. The design in tegrates a high-speed digital DDS core, a high-speed differential current-steering mode 10-bit D/A converter, a serial/parallel interface, and clock control logic. The DDS design is processed in 0.35 μm SiGe BiCMOS standard process technology and worked at 1 GHz system frequency. The measured results show that the DDS is capable of generating a frequency-agile analog output sine wave up to 400+ MHz.     

基于Verilog的多路相干DDS信号源设计

传统的多路同步信号源常采用单片机搭载多片专用DDS芯片配合实现。该技术实现复杂,且在要求各路同步相干可控时难以实现。本文在介绍了DDS原理的基础上,给出了用Verilog_HDl语言实现相干多路DDS的工作原理、设计思路、电路结构。利用Modelsim仿真验证了该设计的正确性,本设计具有调相方便,相位连续,频率稳定度高等优点。     

宽带DDS设计与实现

介绍了直接数字合成器(DDS)原理。针对传统DDS工作频率低,瞬时带宽窄,杂散大等缺点,讨论了基于现场可编程门阵列(FPGA)的并行处理技术设计宽带DDS,利用高速数/模转换器(DAC)和大规模现场可编程门阵列(FPGA)实现了宽带DDS模块的设计,在宽带干扰机、宽带雷达信号波型产生器设计等领域具有广泛的应用前景。