基于FPGA的VGA数据通信设计

介绍了利用现场可编程门阵列(FPGA)实现控制VGA数据通信的方法,着重于VGA信号特点的分析和FPGA中重要模块的研究与设计.分析了设计中所用的FIFO模块、VGA控制模块,给出了其顶层模块设计及其时序功能仿真.本设计采用硬件描述语言Verilog编程,利用FPGA产生高精度时序逻辑保证了实时采集及高速传递的正确性,同时能够正确地在显示设备上稳定显示.     

CAN总线接口的FPGA设计与实现

本文提出了CAN总线接口的FPGA设计方法,设计了CAN接口功能模块来完成CPU与SJA1000之间的访问时序转换.设计了模块状态机,运用Verilog语言编程,并进行了模拟仿真验证.     

基于CPLD的通用PCI扩展总线桥设计

阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilog HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,并给出了PCI扩展总线桥的仿真时序图.     

激光测高仪中基于现场可编程门阵列的高精度飞行时间测量

设计了在激光测高系统中基于单芯片现场可编程门阵列(FPGA)的高精度时间间隔测量模块。该模块采用高频计数器实现粗时间测量,差分延时线内插技术完成细时间测量,时间分辨率为300 ps。该芯片同时还集成了时序切割电路、回波脉宽测量和数据传输模块等。在环境温度20℃时对该测量模块进行精度测试,获得标准偏差为94.68 ps,转换成距离为1.42 cm。最后通过地面检测,整个系统在500 km范围内的一般条件下可获得测高精度±50 cm。     

基于FPGA的相机特殊时序调整系统设计

针对某型特殊时序的红外相机图像需要通过CameraLink图像采集卡进行采集并显示的工程需要,设计了基于FPGA的特殊时序调整及接口适配板卡。采用SignaTap测量红外相机的具体时序,在此基础上根据图像采集卡可以识别的时序对相机输出信号的时序进行调整。采用FPGA内部集成的FIFO模块实现像素时钟的改变和图像数据的存取。采用Verilog语音编程实现有效信号的提取和无效信号的屏蔽以及行、场同步信号的调整等,将特殊时序的相机信号调整为通用CameraLink图像采集卡可以识别的信号时序。试验结果证明,经过处理的图像信号可以由CameraLink采集卡正确采集并显示,显示图像正确、稳定。     

一种多功能定时控制模块的设计与实现

根据搜索雷达定时、通讯和多功能控制的任务需求，以FPGA 为主要控制器件，构建了基于CPCI 总线架构的多功能定时控制模块。硬件设计包含电源模块、时钟管理、FPGA、PCIe控制和RS-422 串口等功能模块，软件方面使用Verilog 语言编程实现了雷达时序控制、PCIe 接口控制和同步串口数据传输、雷达参数初始化、显控指令分发、分系统状态回告、遮蔽角响应、GPS校时等多种功能。模块随雷达样机在烟台某试验场进行了试验验证，经过整机联调和整机试验，定时控制模块的功能和可靠性得到了充分验证。实际工程应用表明，通用定时接口各模块的功能和性能均能满足系统的设计要求。     

16通道恒流LED驱动芯片的PWM调光功能设计

介绍了一种应用于多通道恒流LED驱动芯片的PWM调光功能的实现方案,通过脉宽调制来改变流过各个通道LED的平均电流,进而实现了LED的调光控制。该模块由128 b串行移位寄存器,8 b数据锁存器,8 b计数器,以及8 b PWM灰度比较器构成,输出具有256阶灰度调节功能的PWM控制信号。外部数据时钟采用25 MHz,内部振荡器采用1.2 MHz。整体功能由Verilog HDL语言编程实现。     

MEMS传感器ADIS16350接口转换的设计与实现

提出一种基于FPGA实现SPI接口与RS 232接口转换的方法。首先介绍了ADIS16350的SPI接口及其工作时序,然后给出SPI与RS 232接口转换电路设计方案,及用Verilog HDL语言,采用模块化编程方式在FPGA内实现2种接口的通信时序和数据交换。最后通过软件仿真和硬件实物调试,验证了该方案通信简洁、可靠,具有较广泛的实用价值。     

基于可编程计数器的时序逻辑电路设计

介绍了基于MSI可编程计数器74LS161的时序逻辑电路设计技术,目的是探索MSI可编程计数器实现一般时序逻辑电路的扩展应用方法,即以计数器Q3,Q2,Q1,Q0端的代码组合表示时序逻辑电路的各个状态,由输入变量控制计数器的EP,ET及LD端,综合利用计数、置数、保持功能,使计数器的状态变化满足所要求的时序,用计数功能实现＂次态=现态＋1＂的二进制时序关系,用置数功能实现＂次态=预置数＂的非二进制时序关系,用保持功能实现＂次态=现态＂的自循环时序关系。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

适用于数字锁相环的快速建模方法

为解决数字锁相环基于晶体管级仿真速度慢的问题,提出一种适用于数字锁相环的快速高精度建模方法。该方法直接利用数字模块的设计代码作为输入的仿真文件,并根据Spice仿真结果用Verilog-A对模拟模块进行建模。由于Verilog设计代码能够准确的描述数字模块性能,而Verilog-A模型对模拟模块的各种电路特性都能准确模拟,因此该模型的仿真精度非常高。最终以一种数字锁相环结构为例建立数模混合模型进行仿真,验证了该设计方法的可行性和有效性。     

PCM串行数据流同步时钟提取设计

为了产生语音调度系统中数据接收端异步接收PCM30／32路一次群串行数提流所需同步时置瑚目的,采用以分频计数器为基础模块,辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法,利用可编程逻辑器件和VerilogHDL硬件描述语言对该方法进行实现和仿真验证。结果表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号。     

KAI-02150的CCD模拟前端采集电路设计

针对Kodak公司生产的CCD图像传感器KAI-02150,设计了双通道模拟前端采集电路。给出了电路的结构组成,根据KAI-02150的驱动和输出参数要求设计了各个模块的具体电路。通过SPI接口对AD9920A的寄存器进行配置,可以满足多种工作模式切换的需要。与传统的CCD模拟前端采集方案相比,文中的设计更加灵活简单、稳定可靠。测试表明,设计的输出驱动时钟满足KAI-02150的输入要求,可以驱动CCD输出模拟信号,并完成相关双采样和A/D转换得到数字视频信号。     

ADC模拟输入阻抗测试及窄带网络匹配技术

讨论了高速流水线ADC模拟输入前端的一般结构及其等效模型,在此基础上介绍了该类型ADC模拟输入端的阻抗测量原理和一种适用于窄带应用的ADC模拟输入端谐振匹配网络设计方法。最后,以某14位250 MS/s无缓冲ADC为例,详细介绍了模拟输入阻抗测量以及匹配设计步骤,并给出匹配优化后的测试结果。     

基于AD9928A的CCD摄像机的AFE设计

选用ADI公司的AD9928A芯片进行CCD图像传感器的AFE模拟前端设计,包含对AFE模拟前端硬件设计以及驱动时序的研究.主要应用于安防道路智能分析,具有图像分辨率高、噪声小,帧率高、色彩真实鲜亮、超高动态范围等优点,适合基于CCD摄像机的智能分析和图像识别系统.     

基于FPGA的PCI局部总线控制器的Verilog实现

首先简单介绍了PCI总线接口芯片CY7C09449的特点和功能,然后提出了一种基于FPGA和CY7C09449的PCI局部总线控制器的设计方法,并详细阐述了各个模块的设计思路和功能,最后给出了该PCI局部总线控制器的时序仿真结果。仿真结果说明,采用该PCI局部总线控制器可以很方便地实现PC机和FPGA之间的数据流传输,并能很好地完成PC和FPGA间的交互通信功能。     

应用于12bit/50MHz流水线ADC的MDAC的设计

流水线ADC实现了高速度和高分辨率的很好折中,是目前应用最广泛的一种ADC。乘法型数模转换器作为流水线ADC的核心模块,实现了取样保持、减法和余差放大等功能。本文设计了一款应用于12 bit/50 MHz流水线ADC的乘法型数模转换器电路,最后给出仿真验证结果,并绘制出版图。     

AD转换器全码测试的研究与实现

本文主要探讨AD转换器全码测试的原理及实现方法,并说明了如何基于国产JC-3165测试系统完成对AD转换器的静态参数的测试。AD转换器全码测试模块包含高精度电压源、高精度波形产生器、ADC输出码存储器3大部分。高精度电压源提供AD转换器的电压基准;高精度波形产生器提供AD转换器的模拟交流或直流输入电压;存储器用于存储AD转换器的数字输出数据;最后让测试系统中的图形控制器和定时产生器与全码测试模块同步工作,同时存储输出码;分析输出码即可得出DNL、INL等参数。     

基于C8051F020的红外遥控电风扇设计

给出了一种采用C8051F020单片机实现红外遥控电风扇的系统方案。将红外接收模块、温度采集电路、实时时钟电路、报警电路和风速控制电路置于电风扇中,通过C8051F020单片机实现电风扇风速控制、定时功能和运行模式切换功能,采用4×4键盘或者遥控器完成数据和控制指令的输入,并通过TS1602LCD完成基本的状态数据和控制指令实时显示等。实验结果表明：本系统能够成功实现电风扇的运行模式切换、风速控制和定时功能,自动运行模式下,风速由环境温度决定,温度控制精度为±1℃。     

基于ASIC的直接数字频率合成器前端设计与实现

对基于ASIC设计流程的直接数字频率合成器(DDS)进行系统架构以及模块划分和算法分析;利用Verilog HDL进行RTL级功能仿真与测试平台的编写;完成模块中所有数字部分的设计、仿真,直至综合优化和时序分析的全过程.为满足高频率和低抖动的要求,需要反复综合,并充分考虑速度和面积等方面的影响;最后,对采用DDS实现数字调制进行了功能仿真与测试.     

基于BLF时钟的RFID低功耗数字基带设计

提出了一种符合ISO/IEC 18000-6C协议中关于时序规定的射频识别(RFID)无源标签芯片低功耗数字基带处理器的设计.基于采用模拟前端反向散射链路频率(BLF)时钟的方案,将BLF的二倍频设置为基带中的全局时钟,构建BLF和基带数据处理速率之间的联系;同时在设计中采用门控时钟和行波计数器代替传统计数器等低功耗策略.芯片经TSMC 0.18 μmCMOS混合信号工艺流片,实测结果表明,采用该设计的标签最远识别距离为7 m,数字基带动态功耗明显降低,且更加符合RFID协议的要求.