基于FPGA的信号采样和量化设计

针对信号采样和采样值的量化在FPGA设计中的重要性,不仅从理论上分析了信号采样频率和采样值量化电平数对通信系统的影响,而且以升余弦信号为例,通过MATLAB仿真技术,分别对不同采样速率、不同量化电平数的升余弦信号频谱波形进行了仿真,形象直观地验证了理论分析结果,并结合FPGA资源开销情况,给出了工程上合理的设计参数。     

导航信号的射频直接采样方法与实现

针对传统导航接收机采用模拟射频前端存在的缺陷,提出一种基于直接射频采样技术的导航接收机实现方法。根据当前公开的导航频段,将1.2 GHz和1.5 GHz的导航信号视为2个整体的带通信号,通过带通采样原理,选择可以兼容多频段导航信号的采样频率。为了解决射频采样后数据速率较高的问题,设计了一种基于抽取滤波和多相混频的数字下变频信号处理结构,可实现任意频点导航信号的降速、下变频和分离。该方法通过软件模块修改配置参数就可以实现多频点信号接收,极大地提高了系统的灵活性。通过Matlab对GPS L1的信号进行了仿真验证,结果表明该方法有效。     

一种基于无人机平台的双频段小型化接收机设计

针对应用于无人机平台的多频段多模式小型化接收机需求,给出了一种X/L双频段多带宽小型化接收机设计方案,采用多芯片微组装工艺实现。该设计解决了接收机在不同频段下窄带信号和宽带信号的波形激励和接收通道硬件共用问题,重点突破了宽带波形产生和宽带直接解调接收等关键技术,相比较传统的无人机载雷达接收机来说,具有多模式工作、大信号带宽处理能力和高集成度的特点,能够满足宽带成像和窄带探测的需求。     

A/ D采样模块自动测试系统设计

针对雷达中的多型模数(A/D)采样模块的测试需求,提出了通用A/D采样模块自动测试系统的设计方案。该方案通过软件编程和配合不同的适配器,可以对多种A/D采样模块进行自动测试,并具有故障隔离功能。该方案还可以应用到其他A/D采样模块,具有良好的通用性和可扩展性。     

某通信设备激励模块自检偶发报故的分析与解决措施

简单介绍了某通信设备激励模块工作原理,针对某批次激励模块自检偶发报故的问题,通过对故障原因的详细分析,发现采样时间与指示信号有效时间临界的问题。提出了在充分考虑指示信号有效时间范围的前提下,找到最佳采样时间段,对软件采样时间的设计进行优化的解决措施。     

智能家居控制装置的设计与实现

针对现有智能家居控制系统存在人机交互不便、便携性与兼容性比较差等缺点,设计一种以STM32微控制器为控制核心的智能家居控制装置。该装置采用主机与执行模块分离,通过无线WiFi进行通信;执行模块利用红外线与继电器实现对家居的控制;主机采集家电的遥控器发出的红外线波形,再把原样波形的数据传输给执行模块来控制家电设备;采用PWM等效电压控制方法来调整PWM信号占空比,实现光立方的立体动态显示;使用语音识别与光立方模块进行立体动态显示和语音反馈。经实验测试表明,该装置实现了对智能家居的有效控制,具有较好的兼容性与便携性,克服了现有装置的缺点。     

基于FPGA控制VGA显示的多通道数字示波器的设计

为了实现对O～1MHz的信号进行测量以及显示的目的,制作了基于SOPC技术的VGA显示数字存储示波器。采用硬件与软件相配合的设计方法,主要模块有基于FPGA的最小系统模块、信号调理电路模块、AD采样模块、触发电路模块、VGA显示模块、4×4矩阵键盘模块和RAM存储以及FLASH存储模块。具有模拟信号可进行任意电平触发、数字信号可使用上升沿和下降沿触发、存储回放、垂直灵敏度档位设置、扫描速度档位设置、VGA显示多个界面等特点。通过波形测量实验,得到较好的显示波形。     

基于FPGA的存储测试系统的设计

针对某些特殊的测试试验要求测试系统高性能、微体积、低功耗,在存储测试理论基础上,进行了动态存储测试系统的FPGA设计。介绍了该系统的组成,对控制模块进行了详细设计。针对测试环境的多样性设计了采样策略,能对频率多变的信号进行实时记录。通过实验验证了设计的正确性,证实了所设计的采样策略对多种变化规律的信号采集具有通用性,扩展了系统的应用范围。     

一种获得交流信号真有效值方法

提出一种基于数字采样任意波形的交流信号真有效值计算方法。该算法通过等间隔采样获得信号一定时长的样本数据并对样本数据进行逐点平方,依据信号的最低频率分量和精度要求设计合适的数字低通滤波器,通过对信号样本平方序列进行低通滤波并对结果开方就可获得信号的真有效值。经过仿真分析和实际测量表明,该算法结果和波形无关,能够满足频率及波形随机变化的应用要求。     

一种P/L频段高度综合化航空平台的设计

为进一步提升航空平台综合化程度,设计了一种用于航空平台的P/L频段功能高度综合化硬件平台方案。该方案通过射频直接采集2 GHz以下的低频射频信号,在数字域分离出探测、通信、导航、识别以及无源侦察等功能所需基带I/Q信号,最后通过软件完成各种信号的功能处理,实现了对探测、通信、导航、识别以及无源侦察等功能共信道和共信号预处理的高度综合设计。硬件实现验证了该方案能够有效降低硬件系统设计的成本和复杂性,降低系统功耗,有力推进了软件无线电在航空平台综合化中的应用。     

机载通信导航识别系统综合检测设备设计与实现

针对机载通信导航识别(Communication,Navigation and Identification,CNI)系统对轻小型地面保障设备提出的更高要求,在分析CNI系统信号特征对地面保障设备硬件平台需求的基础上,通过对比超外差、射频低通采样和射频带通采样等架构的特点,搭建了一种全新的基于软件无线电的综合检测设备通用平台架构,并给出了硬件平台总体设计和主要模块设计,同时分析了CNI检测部分功能信号的实现.实际工程应用证明,在配置同样检测功能的情况下,该设备在重量、体积、功耗等方面的优势明显,可为其他检测设备设计提供借鉴.     

软件无线电在移动通信基站接收分系统中的实现

软件无线电技术是用现代化软件来操纵、控制传统的"纯硬件电路"的无线通信。由于软件无线电技术软、硬件便于升级,具有很强的适应性与兼容性,因而得到广泛的发展和应用。介绍了移动通信基站接收分系统的一种宽带中频带通采样软件无线电技术实现方法。通过对宽带中频带通采样软件无线电结构的分析与研究,介绍了一种切实可行的方案,并取得了预期效果。     

RF Band‐Pass Sampling Frontend for Multiband Access CR/SDR Receiver

Radio frequency (RF) subsampling can be used by radio receivers to directly down‐convert and digitize RF signals. A goal of a cognitive radio/software defined ratio (CR/SDR) receiver design is to place the analog‐to‐digital converter (ADC) as near the antenna as possible. Based on this, a band‐pass sampling (BPS) frontend for CR/SDR is proposed and verified. We present a receiver architecture based second‐order BPS and signal processing techniques for a digital RF frontend. This paper is focused on the benefits of the second‐order BPS architecture in spectrum sensing over a wide frequency band range and in multiband receiving without modification of the RF hardware. Methods to manipulate the spectra are described, and reconstruction filter designs are provided. On the basis of this concept, second‐order BPS frontends for CR/SDR systems are designed and verified using a hardware platform.     

一种综合射频系统SCA软件平台的设计与实现

针对机载综合射频开放式系统架构,为了在软件综合层面上实现波形应用软件与具体平台的解耦,设计并实现了一种基于软件通信架构(Software Communication Architecture, SCA)的软件平台及其环境工具,解决了机载平台软件的分布式通信、资源调度管理、系统建模等技术问题,从而实现功能、应用和波形的组件化与动态重构。测试验证与工程应用情况表明,软件平台能够满足机载领域信号、信息处理强实时、高可用的应用需求,可有效提升综合射频系统软件开发质量与集成联试效率。     

Jitter requirements of the sampling clock in software radio receivers

The effective number of bits of an analog-to-digital converter (ADC) is not only limited by the quantization step inaccuracy but also by sampling time uncertainty. According to a commonly used model, the error caused by timing jitter, integrated over the whole bandwidth, should not be bigger than the quantization noise, for a full swing input signals at the maximum input frequency. This results in unfeasible phase noise requirements for the sampling clock in software radio receivers with direct RF sampling. However, for a radio receiver not the total integrated error is relevant, but only the error signal in the channel bandwidth. This paper explores the clock jitter requirements for a software radio application, using a more realistic model and taking into account the power spectrum of both the input signal and the spectrum of the sampling clock jitter. Using this model, we show that the clock jitter requirements are very similar to reciprocal mixing requirements of superheterodyne receivers.     

一种宽带中频数字化处理平台

为解决软件无线电领域无法实时处理宽带中频信号的问题,研究了软件无线电中频数字化处理技术的基础理论和关键技术。设计实现了基于CPCI架构的中频数字化处理平台,介绍该平台的设计原理,并给出平台所用器件的原理框图。借助摩托罗拉超短波电台调制信号,通过该平台上实现的数字下变频和基于正交解调的FM算法对该信号的成功处理,验证了该设计平台能够实时处理宽带中频信号。     

宽带超短波射频前端的设计和实现

宽带超短波射频前端是软件无线电通信平台的关键部分之一。在此介绍了集成宽带调制芯片TRF372017和解调芯片ADRF6850,设计了宽带超短波射频模块的实现方案。基于这两款芯片分别实现了发送电路和接收电路,并结合软件无线电基带处理平台加载了宽带通信波形进行测试。测试结果显示,该射频模块具有较好的性能,且具有体积小,功耗低,增益控制范围大等优点。     

基于并行DDS技术的宽带通信信号模拟方法

为了客观评价和鉴定各种通信设备,需要营造逼真的宽频带、高密度、多样式的电磁信号环境。基于数据抽取和插值理论,提出了一种并行直接数字合成(DDS)技术。基于并行DDS技术,研究了宽带通信信号模拟方法,可以用来在宽频带范围内模拟复杂的通信信号环境。利用高性能复杂可编程门阵列(FPGA)和高速数模转换器(DAC)实现了16路并行DDS,可直接在射频频段产生各种样式的通信信号。     

Hybrid Dual-Mode Frequency Synthesis for Cognitive Multi-radio Front-Ends

This paper investigates a novel approach to reconfigurable frequency synthesis for flexible radio transceivers in future cognitive multi-radios. The frequency range covered by the proposed multi-radio synthesizer corresponds to the frequency bands of the most diffused wireless communication standards operating in the radio band ranging from 800 MHz to 6 GHz. A hybrid phase locked loop (PLL) based frequency synthesizer is proposed here and a novel switching protocol is presented and validated on an experimental evaluation board. The proposed architecture combines fractional and integer PLL modes of operation along with a switched loop filter topology. Compared to standard PLL techniques, the proposed configuration provides great flexibility options and moreover, it offers relatively low circuit complexity and low power consumption. The proposed architecture provides reconfigurability of the loop bandwidth, frequency resolution, phase noise and settling time performance and hence, it can adapt itself to diverse requirements given by the concerned wireless communication standards.