EPP模式下计算机并口与DSP的高速数据通信

介绍通过计算机增强型并口EPP协议和CPLD实现DSP与计算机并口双向高速数据通信,并详细分析了计算机增强型并口的工作方式,给出了具体的实现方案。该设计实现了计算机和DSP之间的高速数据交换,已经应用到某实时图像处理系统的图像数据传输模块中,并具有一定的通用性,可以应用到其他的科研项目中。     

EPP模式下计算机并口与DSP的高速数据通信

介绍通过计算机增强型并口EPP协议和CPLD实现DSP与计算机并口双向高速数据通信，并详细分析了计算机增强型并口的工作方式，给出了具体的实现方案．该设计实现了计算机和DSP之间的高速数据交换，已经应用到某实时图像处理系统的图像数据传输模块中，并具有一定的通用性，可以应用到其他的科研项目中．     

具有多点驱动的并口转换电路设计

从系统结构、电路设计、工作原理几个方面讨论了能够驱动多个外设的并口转换电路的实现.给出了系统框图、软件流程.所设计的并口转换电路将在生产线上使用,具有实用价值.     

基于VXI总线技术的RWR自动测试诊断系统构建

基于VXI总线技术,构建了RWR自动测试诊断系统,可对RWR各功能、性能参数快速、准确地测试,并依据测试数据进行故障诊断,给出维修策略。硬件平台基于高可靠的VXI,软件采用GPTS3．0,INCON2．0开发,用户只需键盘、鼠标操作即可完成复杂的测试和诊断。实践表明,该系统具有通用性、开放性和扩展性的特点,用户界面友好、操作方便,提高了测试并口排故效率,有效节省了RWR维护保障费用。     

并口JTAG仿真器的设计与实现

通过对JTAG协议和标准并口规范的研究,提出了适合嵌入式系统调试的并口JTAG仿真器的实现方案.给出了硬件电路的设计,并通过并口信号的软件时序模拟实现底层通信从而完成JTAG协议的转换,最后提出开放接口的驱动软件架构,可以对目标机器进行在线编程和调试,实现人机交互以及与第三方开发工具的交互,并对基本功能进行了验证.     

Gkv Intel 386TM EX的JTAG口对Flash编程

介绍了通过jTAG口实现对Flash在系统编程。首先，对Intel 386^TMEX的逻辑测试单元进行了阐述；然后，分析了通过JTAG口编程Flash的原理及性能；最后，给出了通过JTAG口对Flash在系统编程的并口转换接口电路，并给出了编程思路和程序流程图。     

EPM7128LSC84在控制并口电路设计中的应用

本文介绍了MAX+PLUSII工作平台下使用VHDL硬件描述语言设计控制系统接口的方法,对并口电路的资源进行了规划,给出了用可编程EPM7128LSC84实现控制并口电路的设计、编程与结果仿真。     

嵌入式计算机并口用作电参数测试仪中数字I/O

本文介绍了电参数测试仪的工作原理,对嵌入式计算机并口做了详细剖析,并根据仪器设计特点,做了成本分析,给出了Borland C 3.1语言环境下采样模块MAX186与嵌入式计算机并口通讯的SPI接口读、写源程序.     

PC机双向并口与单片机之间高速通信的一种实现

介绍了PC机上用双向并口与单片机进行8b双向通信的一种实现方法，并给出了硬件的连接方式和握手信号的工作方法。同时概速了利用LabVIEW在PC机上对并口进行读写的实现。     

逻辑加密芯片X76F100的操作方法及其应用

文章介绍了逻辑加密芯片X76F10 0的特点、读写操作原理 ,给出了通过计算机并口对X76F10 0进行读写操作的硬件接口电路和软件编程实现 ,并讨论了X76F10 0在单片机与嵌入式系统中的应用     

基于多通道并行采集的光声成像系统

设计了一套基于多通道并行采集的快速光声成像系统,包括超声探测器、多通道并行采集系统、短脉冲激光器、计算机组成的硬件平台,并开发了配套的上位机软件来控制系统的采集和实时成像。多通道并行采集系统包括前端模拟放大、抗混叠滤波、模数(A/D)转换、数据存储器、现场可编程门阵列(FPGA)控制和通用串行总线(USB)传输等部分,它实现了64路信号的全并行采集和数字化处理。模拟样品实验结果表明,采用多个位置的旋转扫描成像能够极大地提高图像的信噪比。因此,采用高重复频率的激光器作为激发源及多个探测器的全并行采集,有望发展成为一种实时的生物组织无损成像系统,为临床医学的无损伤检测提供了新的方法。     

基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。     

6Gsps数据采集存储系统的设计与实现

文中提出了一种基于两片AD拼合、采用多路数据存储技术,采样率为6Gsps的超高速数据采集存储系统设计和实现方法。系统采用AD＋FPGA＋DSP的系统构架,剩用两片AD交替采样以及每片4路数据流并行存储技术,在有效降低每路数据的传输速度同时,及时存储大量数据。     

脉冲超宽带技术在航天测控系统中的应用

针对当前航天测控系统安全性不足的问题,将脉冲超宽带技术应用于航天测控系统中,构建了一种新的脉冲超宽带测控体制。建立了基本的脉冲超宽带测控信号模型,对脉冲超宽带测控系统的性能和传输链路进行了分析。给出了脉冲超宽带测控系统结构框图,介绍了系统工作过程。针对并行信号捕获方法资源消耗大的不足,提出了两步并行捕获方法。分析表明,脉冲超宽带技术可用于航天测控系统中,完成测距测速和数据传输任务。脉冲超宽带测控系统可有效提高测控系统的隐蔽性和抗干扰能力,同时提高测距精度。在信号捕获方面,与并行捕获方法相比,两步并行捕获方法的硬件资源消耗得到大大降低,同时还可保证较快的捕获速度,但会产生一定的信噪比损失。     

基于FPGA的振动信号采集处理系统设计

在振动信号采集和处理系统设计中,信号的处理时间与可靠性决定着系统应用的可行性。本文设计了一种基于FPGA的振动信号采集处理系统,该系统通过振动信号采集电路、抗混叠滤波电路、AD采样电路将电荷信号转化为数字信号送入FPGA,在FPGA处理设计中利用数据流控制方法并行实现了信号的采样和处理,并在数据存储和访问过程中采用时钟时标方法判断信号采样过程中的数据丢失情况,有效提高了振动信号处理的实时性及可靠性。本设计在真实环境中进行了验证,系统运行稳定可靠,满足各项技术应用要求。     

基于NiosII软核的高速数据采集系统

为了达到数据采集系统中对高速的要求,提出了一种基于NiosⅡ软核的高速数据采集系统,将3个NiosⅡ微处理器集成到一个FPGA(Field Programmable Gate Array)芯片当中分工协作完成数据采集、处理.由于3个NiosⅡ软核处理器并行运行,大大提高了数据采集系统的速度.     

激光靶海量通道信号模块化并行采集系统设计

为了解决测试弹幕武器弹着点激光靶信号通道过多的难题,提出了模块化的系统组成以及基于现场可编程门阵列加中央处理器的并行数据采集方案,分析了被测弹丸飞行参量及数据采集和存储速度要求,给出了平行阵列激光靶的坐标定位原理,设计了结构简单、可靠性高的光电检测电路,推导了电路灵敏度调整方法,并进行了数据采集实验验证。结果表明,该系统易安装调试、工作可靠性高,采集和存储速度满足弹幕武器密集度测试需要。     

Design and implementation of high-speed real-time data acquisition system based on FPGA

1 Introduction Electromagnetic radiation will be generated when an electric device, especially video display unit, works, and can give rise to electromagnetic leakage. When the electromagnetic leakage is recognized, the available information can be recove…     

一种基于AD7865的数据采集系统的设计

介绍了14位逐次逼近型的四路同步采样A/D转换器AD7865的性能特点及其在高速高精度采集系统中的应用,给出了由AD7865和单片机AT89S52构成的四通道并行数据采集系统的设计和测试结果,该采集系统在多路过载传感器输出信号的测试中得到很好的应用.     

基于FPGA的高速数据采集系统设计

设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计,通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力,较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。