基于SV语言的UART模块功能验证

随着半导体工艺的发展,SoC芯片的规模和复杂度日益增大,传统的验证方法已经不能满足要求.本文介绍了基于SystemVerilog验证语言的形式化验证和VMM验证这两种功能验证的方法,并且结合使用这两种方法对一个UART接口模块进行了验证,在保证验证完备性的基础上,有效地提高了功能验证的效率.     

电路并发性质在GSTE中的研究和实现

由于GSTE的性质描述断言图的时序特性,使其不能够简洁易懂地描述电路的并发性质,因此将meet运算符引入GSTE,重新定义GSTE断言图及其验证算法,使之能更简洁的描述和验证数字电路的并发性质,实验表明引入meet运算符后的算法能够降低验证的复杂度.     

基于断言的验证方法在UART模块中的应用研究

介绍了一种易于实现的基于断言的验证(ABV)方法,即经过5个步骤在设计文件中插入断言,使仿真器在仿真过程中监视设计中的关键功能点.该方法在UART的寄存器传输级(RTL)模型功能验证中的应用,实验中使用SVA描述设计属性.实验证明,这一方法提高了设计的可观察性,适用于数字集成电路功能验证.     

一种UART＆SPI接口验证工具的设计与实现

随着WLAN（无线局域网）的普及,各种接口的WLAN网卡层出不穷,像UART,SPI,USB等。为了验证接口的功能、性能和兼容性是否符合需求,在此提出了一种支持UART＆SPI接口的验证工具。传统的接口验证采用手动验证的方法,即手动修改UART接口的波特率或SPI接口的大小端等来达到遍历所有用例的目的,传统方法存在效率低,容易漏测测试用例等缺陷。而该工具通过命令通道完成上位机和下位机的协商,保持接口参数同步;数据通道验证在该接口参数下的功能和性能,实现了接口的功能和性能验证的自动化,大大提高了测试效率,保证测试用例的覆盖率。该工具适用于多种平台下的UART和SPI接口验证。     

基于VerilogHDL的UART模块的设计与仿真

针对专用UART芯片兼容性和可移植性差的缺点,设计了一种用VerilogHDL语言描述,FPGA实现的UART模块,可有效实现微处理器和FPGA设备之间的串行数据通信,增强系统稳定性,节省开发成本。     

VMT在USBD模块验证中的应用

在集成电路设计中,功能验证是主要的瓶颈之一.据估计,验证工作占设计工作开销的60%以上.Synopsys公司VMT(Vera验证模型技术)工具可减小验证的工作量、节约时间.文中描述了使用VMT对USBD(通用串行总线器件)模块的验证,验证了USBD部件符合协议规范、完成系统定义的要求,并对不同的数据传输方式进行比较.本设计已通过MPW(multi-project wafer)流片生产出实际芯片,其效果在实际的芯片上得到了验证,达到了设计的效果.     

基于双缓冲器的UART无线模块设计

在无线通信环境下,基于UART接口的无线模块可以释放CPU软硬件资源、使用方便、用途广泛。通过介绍一种廉价的无线模块设计方案,根据n RF24L01封装无线数据包和UART接口速度慢的特点,设计了对UART数据的发送和接收双缓冲器,开发软硬件,实现了可靠的无线数据通信。实验表明无线模块UART接口的可靠通信速率可以达到128 000 b/s,达到预期效果,满足大部分网络化条件下无线通信功能要求。     

UART协议及其在光传输中的应用

本文阐述了MPC860 UART协议的工作特点，介绍了几种重要寄存器及其在光传输中的一个具体应用实例．实践证明了UART在光传输中对业务的监控，告警的上报等起着关键的数据交换作用。它是一种方便的、低速的数据通信协议。     

基于NIOS II处理器内部总线的UART模块设计

本文对利用FPGA实现嵌入式软核以及Nios II软核系统等进行了简要介绍,对其内部互联Avalon总线开展了详细分析,同时结合工作需求,开展了基于Avalon总线的自定义UART模块设计及IP定制工作,通过实际接口功能测试,结果表明利用Nios II软核系统及自定义UART模块定制IP的方式,可以使得软核系统设计更为紧凑,模块复用更为方便,同时还可避免视图混乱,提高工作效率.     

基于Verilog HDL的UART模块设计与仿真

通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Verilog HDL的UART设计方法.采用自顶向下的设计路线,结合状态机的描述形式,使用硬件描述语言设计UART的顶层模块及各个子模块.从而使整个设计更加紧凑、可靠.同时采用参数化的设计方法,增强系统的可移植性.仿真结果表明,该系统可支持标准异步串行传输RS-232协议,可集成到FPGA芯片中使用.     

嵌入式UART的设计及FPGA验证

随着微电子技术的发展,IP核成为SOC IC设计技术的关键;UART(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。UART IP核能很好的应用到SOC中去,具有很高的使用价值。     

一种双通道UART的设计

为了满足串行通信中高速率、低错误率和多路传输的要求,通过采用过采样技术和一种比传统的组合逻辑电路快捷高效的时序电路奇偶校验方法,设计了使用更加灵活方便的双通道通用异步收发器（DUART）。仿真结果表明电路达到设计要求,并完成了版图设计。     

基于FPGA的UART设计与实现

介绍了应用现场可编程门阵列（FPGA）设计和实现通用异步收发器UART的方法。采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART,并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对数据传输进行了检测,验证了设计的正确性。     

An Algebraic Approach to Formal Verification of Microprocessors

In this letter we report the formal verification of microprocessors. After we describe algebraically a bit-sliced microprocessor at both function and logic levels, we apply the symbolic manipulation of Mathematica.     

微内核架构内存管理的形式化设计和验证方法研究

由于巨大的规模和复杂性,操作系统的设计和实现的正确性很难用传统的定量方法来描述.本文阐述对微内核操作系统的形式化设计和验证的方法.在汇编层利用非确定性自动机对系统进行形式化建模,并使用Hoare三元组描述模块接口函数的前后置条件,作为函数正确性的定义.以实现的VSOS（Verified Secure Operating System）内存管理模块为例,在Isabelle/HOL定理证明器环境中对建立的内存管理模型和系统行为的操作语义进行形式化描述,并对内存管理模块的设计和实现的正确性进行验证.结果表明,这一方法是可行的和高效的.     

基于FPGA的UART IP核的设计实现

随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOPC设计的效率和能力。UART是广泛使用的串行数据通信电路,一般说来,该接口由硬件（UART专用芯片）实现。采用VerilogHDL语言,结合有限状态机的设计方法来实现UART的IP核,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠。     

基于AMBA总线的UART IP核开发及研究

设计了基于AMBA总线的UART IP核,给出IP核模块结构及作用,分析APB从模块接口时序以及与外部设备通信的过程,结合波形图阐述发射和接收的基本原理,利用Verilog硬件描述语言完成了RTL代码设计与验证,并给出了主要模块ModelSim仿真的波形图。     

基于Verilog HDL的UART IP的设计

通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用.介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果.结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中.