首页 | 本学科首页   官方微博 | 高级检索  
检索     
共有20条相似文献,以下是第1-20项 搜索用时 203 毫秒

1.  基于DSP的基本函数快速计算  
   李泽光《现代电子技术》,2008年第31卷第5期
   在许多数字信号处理中,一般都会有实时性的要求,在满足计算精度条件下,函数的运算速度非常重要。在DSP上实现基本函数的计算方法有多种,通过设计一个简单的查表电路,可以用查表法快速计算函数值,此电路也使函数表的空间扩展不受DSP存储器空间限制。另外,还给出了三角函数、自然对数和平方根函数表的制作方法以及用查表法求基本函数值的过程。    

2.  基于VHDL语言的快速查表电路  被引次数:1
   单长虹  刘小平  孟宪元《半导体技术》,2002年第27卷第11期
   介绍了用超高速集成电路硬件描述语言(VHDL),设计数字集成系统中快速查表电路的方案,这种查表算法具有并行运行的特点,并能够同时查找多种参数。该查表电路用FPGA予以实现。    

3.  高速PPI光栅扫描显示系统坐标转换设计与实现  
   徐展翼  欧阳宁  韩传久《桂林电子科技大学学报》,2003年第23卷第1期
   用光栅扫描实现 PPI雷达显示时 ,存在着从极坐标到直角坐标方式转换的问题。传统的坐标转换方法不适合现代雷达高速 ,高精度的要求 ,因此提出了一种新的方法——完全查表法 ,其方法能完成特殊用途的高速雷达刷新速度 ,以及保证雷达显示系统的显示精度。完全查表方法设计的电路已成功应用于某型号 PPI雷达显示器中。    

4.  多级分块CRC的快速配置方法  
   梁海华  盘丽娜《微电子学与计算机》,2014年第6期
   分块循环冗余校验(CRC)方法能够满足高速通信链路要求.针对现在方法主要通过多项式公式推导和查表法实现,较难推广的问题,提出一种快速配置方法.首先,使用状态矩阵推导出CRC并行计算方法.通过矩阵变换,将余数计算和余数变换合并,简化计算步骤,实现多通道与并行位宽混合的多级分块CRC计算方法;对长度可变数据的计算,实现生成多项式、通道数、单通道并行处理位宽的任意配置.仿真结果表明该方法进一步提高了分块CRC校验速度,且增加通道数比并行位宽扩展更能提高运算性能.    

5.  高速PPI光栅扫描显示系统坐标转换设计与实现  被引次数:3
   徐展翼 欧阳宁 等《桂林电子工业学院学报》,2003年第23卷第1期
   用光栅扫描实现PPI雷达显示时,存在着从极坐标到直角坐标方式转换的问题。传统的坐标转换方法不适合现代雷达高速,高精度的要求,因此提出了一种新的方法--完全查表法,其方法能完成特殊用途的高速雷达刷新速度,以及保证雷达显示系统的显示精度,完全查表方法设计的电路已成功应用于某型号PPI雷达显示器中。    

6.  基于乘法元的查表法实现的色彩空间转换  被引次数:1
   刘朋瑞  郭炜  付宇卓《计算机工程》,2007年第33卷第16期
   介绍了一种新的基于乘法元的查表法来实现色彩空间转换。该查表法占用空间小、转换速度快。该文从运算速度和占用空间两方面将该查表法同一次查表法和二次查表法进行了比较,证明了该查表法的优越性。    

7.  户用热量表温度传感器  
   王海燕《中国仪器仪表》,2009年第12期
   提出一种基于STC12C5410AD微控制器的新型低功耗热量表的温度传感器的实现方案。温度的精确测量是提高热量表测量精度等级的一个重要环节,测温仪通过查表线性化法和软件算法实现了电路中各参数的自适应调整选取,在尽可能提高分辨率的前提下方便硬件电路的设计、使用,提高测温仪的整体性能。    

8.  方幂模快速计算的二进制分组查表法  
   董付国  厉玉蓉  杜萍《计算机工程与应用》,2009年第45卷第22期
   在方幂模的二进制快速算法基础上,进一步改写方幂模计算表达式,设计了一种基于查表法的二进制快速算法。算法将指数的二进制形式进行分组,提前计算并记忆一个二进制分组中首位为1其他位任意变化的所有情况下的方幂模结果,然后遍历指数的二进制形式,按照算法规则直接平方或连续多次平方后与事先记忆的值相乘,已经记忆的值不需要重复计算,从而减少了大量的乘法运算。算法分析和实验结果证明,基于查表法的方幂模二进制快速算法比二进制算法减少了乘法次数,尤其指数二进制形式中有大量1连续出现或相对连续出现(同一分组内有两位以上为1)的情况下算法效率比二进制算法有大幅度提高。    

9.  FIR滤波器FPGA实现  被引次数:2
   李春江  吴桂生《电子测量技术》,2004年第5期
   针对高速数字信号处理的要求,给出用现场可编程门阵列(FPGA)实现有限冲击响应(FIR)滤波器的方案.讨论使用FPGA实现固定系数FIR滤波器的三种方法,即查表法、分布式运算法和典型带符号数(CSD码)法,并比较其优缺点,最后使用CSD码方法设计实现一个FIR低通滤波器.    

10.  电量变送器中开平方算法的研究  被引次数:4
   周大敏《继电器》,1996年第24卷第3期
   按电工学定义实现的微机电量变送器中开平方运算耗时最长。本文首先分析了常用的牛顿迭代和快速查表两种开平方算法的缺点,对其改进,形成了两种自适应混合开方算法,大大提高了开平方运算的速度。    

11.  基于FPGA的SAR预处理器中FIR滤波器的实现  
       禹卫东  唐红  谢东东《遥感技术与应用》,2004年第19卷第3期
   针对合成孔径雷达(SAR)预处理器的技术要求,提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的设计方案,并以一个16阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于耗时且占资源的乘累加运算,我们给出了将乘累加运算转化为查表的分布式算法(DA算法)。设计的电路通过软件程序进行了验证和硬件仿真,结果表明电路工作正确可靠,能满足设计要求。    

12.  几种方幂模快速算法的加法链一致性分析  
   董付国  厉玉蓉《计算机工程与应用》,2010年第46卷第36期
   在RSA算法中,最主要、使用最频繁同时也是最耗时的是方幂模运算。自从RSA算法提出后,方幂模快速算法一直是研究重点之一,方幂模算法的改进和速度的提高直接影响RSA算法的整体性能和广泛应用。深入分析了方幂模计算的秦九韶算法、分块算法、二进制自适应分组查表法和最短加法链算法,提出了加法链的统一思想,认为这几种算法在本质上都是加法链算法,为以后的研究工作指出了方向。同时指出二进制自适应分组查表法可以获得更高的整体效率,但仍有进一步提升的空间。    

13.  基于FPGA的AES加密算法的高速实现  被引次数:1
   马肃  王击《微计算机信息》,2009年第25卷第26期
   介绍AES算法的原理以及基于FPGA的高速实现.结合算法和FPGA的特点,采用查表法优化处理了字节代换运算、列混合运算.同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术,并应用Altera公司的开发工具及芯片进行实际开发.    

14.  快速取模算法在BLACKFIN DSP上的实现  
   李刚  高峰  林凌《微计算机应用》,2008年第29卷第6期
   针对目前在DSP上对傅里叶变换结果进行取模运算常用的查表法需要的存储量很大,近似计算法速度慢等不足。设计了一种综合近似计算法和查表法的取模运算算法,通过误差分析确定表的最优存储量,编制了在BLACKFIN系列DSP上对小数取模运算的程序。实验表明,该方法在占用极少量存储空间的条件下使得取模运算速度为近似计算法的2.03倍,并且精度提高了1位。    

15.  Rijndael算法的高效实现及其性能分析  被引次数:5
   张清华《计算机应用》,2004年第24卷第2期
   Rijndael算法的高效实现是人们研究的焦点。文中从Rijndael算法的加密过程分析入手,提出采用基于查表的快速加密方法。其主要方法是利用预先构造S-盒表格和列混合运算的序列表格,加密时通过两次查表和12次简单的循环移位操作和一些模加运算即可实现加密过程,从而有效的提高了Rijndael算法的实现效率。同时分析了Rijndael算法比DES的优越性能。    

16.  全差分运放中共模反馈电路的一种新接法  被引次数:4
   胡鹏飞  邵丙铣《微电子学与计算机》,2003年第20卷第7期
   提出一种新的连接方法,利用一个简单的差分对,通过与差分信号共用信号通路,实现共模反馈电路,比传统方法节省了晶体管.并给出使用了这个共模反馈电路的一个高速、高增益、二级全差分运算放大器的设计实例.给出了理论分析和HSPICE的模拟结果.其共模回路的开环增益72dB,单位增益带宽34MHz,相位裕度是70°,增益裕度12dB.    

17.  CMOS数字热真空传感器芯片设计  
   李金凤  刘沁  张治国  曹顺《半导体技术》,2012年第12期
   基于标准CMOS工艺设计了一款集成热真空传感器、运算放大器、逐次逼近型模数转换器(SAR ADC)、数字信号处理电路的传感器系统。工作在恒电流模式的传感器,气压敏感区间为1~105Pa。运算放大器(OPAMP)的输入级采用互补差分对获得轨至轨的共模输入范围。为满足精度要求,对SAR ADC中数模转换器电容阵列进行优化设计,并采用输出失调存储技术消除比较器的失调电压。数字电路采用查表法将电压信号变换为气压值。结果表明:运算放大器能无失真地驱动200Ω电阻,模数转换器的有效位为9.5 bit。运算放大器、模数转换器、数字信号处理电路性能良好,满足传感器系统要求。    

18.  一种新的光纤通信8B/10B编解码实现方法研究  被引次数:1
   戴居丰  贺传峰  毛陆虹《电路与系统学报》,2005年第10卷第2期
   本文研究了8B/10B编码规则及其内在相关性,提出了一种查表和逻辑运算相结合的新的8B/10B编、解码方法,具有运算量小、编解码同步好、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编解码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性。采用该方法可实现不同速率的高速8B/10B编解码模块或芯片的设计。    

19.  整数模加器的一种硬件设计方法  
   王昭顺  张建林  刘宏伟《计算机工程》,2003年第29卷第16期
   在深入分析模加运算的实现基础上,提出了一种模加运算的实现方案,并论证了该方案的正确性。基于这种实现方案,设计并验证了一块实现16位模加运算的逻辑电路,仿真结果表明了电路的正确性和设计方案的可行性。    

20.  GOST密码算法类的实现方法  
   邵葳《电脑编程技巧与维护》,2007年第5期
   本文提供了一个快速实现GOST密码算法的程序,与传统GOST算法相比有以下特点:所有变量都定义为16进制,高效实现算法中的各种运算;S盒的查找与子密钥的使用都采用查表法;提取出单轮的算法,使程序结构更加清晰.    

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号