面向功耗的三维片上网络路由协议

建立了一个适合3D-NoC片上实现的路由器功耗模型,并且结合奇偶拐弯模型提出了一种面向功耗的3D-NoC路由协议.根据网络的功耗状况动态路由,优化网络功耗分布,有效避免局部功耗过大.实验结果显示,该协议能够明显改善网络功耗分布,其最大功耗和功耗方差在最优情况下可分别优化11.57%和24.61%.     

片上网络中3D拓扑结构的性能评估

3D结构的片上网络(3D NoC)结合了3D集成(3D IC)和NoC技术的优势,相比2D NoC具有更为优越的性能.然而,目前大多数关于3D NoC结构的研究都集中在3D Mesh结构上.介绍了利用NIRGAM仿真器实现的另一种拓扑结构--3D Torus.在均衡负载模式和对称随机负载模式下分析评价了3D Torus网络延迟和吞吐率.结果表明,3D Torus拓扑结构的性能高于3D Mesh结构.     

片上网络:新一代的片上系统结构

片上系统是使用共享或专用总线作为芯片的通信资源.由于这些总线具有一定的限制,因此扩展性较差,不能满足发展需求.在这种情况下,目前的片内互连结构将成为多核芯片的发展瓶颈.文章介绍了一种新型的片上体系结构(片上网络)来解决未来片上系统中总线所带来的不足.片上网络作为一种新的片上体系结构,可以解决片上系统设计中所带来的各种挑...     

一种基于自适应容错链路的片上网络设计与研究

随着芯片制程不断深入到亚微纳米级别,技术节点的持续缩小加速了片上网络中链路故障的发生。故障链路的增多降低了可用的路由路径数量,并可能导致严重的流量拥塞甚至系统崩溃。为了保证在遭遇故障链路时数据包的正常传输,该文提出一种基于自适应容错链路的片上网络设计(AFL_NoC),它能够将遭遇故障链路的数据包转发到另一条可逆链路上。该方案包括了可逆链路的具体实现以及相应的分布式控制协议。这种动态容错链路设计充分利用了网络中空闲的可用链路资源,确保了在遭遇链路故障的情况下网络通信不会中断。与先进的容错偏转路由算法QFCAR-W相比,AFL_NoC平均延迟降低10%,面积开销减少了14.2%,功耗开销减少了9.3%。     

异步式逻辑保障片上网络传输可靠性的研究

随着Si技术的持续发展,片上系统(SoC)的规模和复杂度的增长给传统的片上互连,如总线结构,带来了前所未有的挑战。片上网络[1-2]是片上系统的一种新设计方法,是目前公认应对这种挑战较为有效的解决方案。半导体工艺进入深亚微米时代后,片上网络的可靠性也越来越成为人们关注的问题。将在研究如何应用异步式逻辑保障片上网络互连数据传输的可靠性和服务质量,提出了一个异步式片上网络的架构。通过实验证明,异步式逻辑将极大提高集成电路在应对电源不稳定性、导线间串扰、电磁干扰(EMI)、时钟偏斜和软错误方面的可靠性。采用全局异步局部同步的时钟机制,该方法带来了一种全新的片上通信方法,显著改善了传统总线式系统的性能。     

片上网络技术发展现状及趋势浅析

半导体制造工艺的快速发展使得片上可以集成更大规模的硬件资源,片上网络的研究试图解决芯片中全局通信问题,使得从基于计算的设计转变为基于通信的设计,并实现可扩展的通信架构.本文回顾和总结了现有NoC研究工作,指出NoC是当前片上通信发展的主流趋势,并分析了当前NoC关键技术瓶颈,最后预测了多核的技术和产业发展趋势.     

一种基于Mesh结构的新型层次化片上网络拓扑结构

针对片上网络(NoC)较远距离节点路由跳数较大导致的网络功耗和面积过大问题,该文通过分析Mesh和集中式Mesh(CMesh)结构特性,提出一种基于Mesh的新型层次化CHMesh结构。该结构分两层,底层以Mesh方式互连,并划分为多个路由区域,以保证邻近节点的通信需求,上层以CHMesh方式通过中间节点将底层各个区域进行互连,以降低网络直径。设计了针对性最短路径CHXY路由算法,该算法复杂度低,能够避免死锁。性能分析和仿真实验表明,在非均匀流量模式下,CHMesh结构的吞吐量比传统Mesh和Ref-Mesh分别提高约60%和10%,在较大规模片上网络中更有优势。     

三维片上网络内核测试

片上网络是一种新兴的大规模集成电路的设计方法.片上网络的测试包括对内核、路由器和通信通道的测试.本文主要提出了一种新的片上网络内核测试方法.该方法通过重用片上网络通信结构,采用基于单播的多播数据传递方式,以及一种无死锁的完全自适应路由方法来传递测试数据,显著地提高了通信效率,提升了测试的并行性,降低了测试成本.     

一种3D Octagon双环片上网络拓扑结构

随着片上网络IP核结点的增加,芯片面积受限的问题日益突出,利用39拓扑,用体积换取芯片面积是一种可行的方案,这种结构使各个结点的物理距离更近,从而充分地利用了空间资源,可以有效地减少芯片面积.提出一种3D Octagon双环拓扑结构,在均衡负载模式和对称随机负载模式下分析了其网络延迟和吞吐率.结果表明,3D Octagon双环是一种性能良好、可行性高的片上网络拓扑结构.     

三维片上网络拓扑研究

三维片上网络是集成电路领域的新技术,用于解决目前片上系统集成度越来越高所面临的通信瓶颈.本文介绍了当前三维片上网络的拓扑和相关技术,提出了三种新型的基于De Bruijn图的拓扑,并对各种拓扑的性能参数进行了比较.     

NoC系统设计的研究

片上网络研究涉及从物理设计到体系结构、系统应用、设计方法和工具等诸多方面.文中从系统结构的角度总结了片上网络设计的一些主要研究内容和NoC技术研究发展方向.     

基于包-电路交换的片上网络回退转向路由算法

采用包-电路交换的片上路由器,链路的建立通过发送请求包完成,而数据的传输则采用电路形式。传统的路由算法已经不能很好地适应基于包-电路交换的片上网络(NoC)新特性。该文根据包-电路交换的NoC的特点,提出了一种新的路由算法回退转向(RT)路由算法,以改善NoC性能。实验结果表明,与动态XY路由算法相比,回退转向路由算法使得网络平均吞吐量和平均包延迟最大分别改善26.7%和11.6%。     

PERFORMANCE ANALYSIS OF MINIMAL PATH FAULT TOLERANT ROUTING IN NOC

Occurrence of faults in Network on Chip (NoC) is inevitable as the feature size is continuously decreasing and processing elements are increasing in numbers.Faults can be revocable if it is transient.T...     

NoC:下一代集成电路主流设计技术

从SoC的定义出发,依据“PC参考系准则”、“十年变革规律”、“半导体技术发展规律”等基本规律,提出并论证了“NoC是下一代集成电路主流设计技术”的观点,概括了NoC基础理论体系的主要研究领域;简要分析了集成电路NoC体系结构领域可能的关键技术。NoC技术从体系结构上彻底解决了SoC的总线结构所固有的三大问题:由于地址空间有限而引起的扩展性问题,由于分时通讯而引起的通讯效率问题,以及由于全局同步而引起的功耗和面积问题。     

A PRIORITY-BASED POLLING SCHEDULING ALGORITHM FOR ARBITRATION POLICY IN NETWORK ON CHIP

A solution is imperatively expected to meet the efficient contention resolution schemes for managing simultaneous access requests to the communication resources on the Network on Chip (NoC).Based on th...     

Bio-inspired fault tolerant network on chip

The integration of heterogeneous processing elements (PEs) or nodes in the System on Chip (SoC) has made the communication structure very complex. The bus based system between these components is not able to handle the communication requirements and, this has led to the idea of Network on Chip (NoC). The NoC addresses the communication requirement of different nodes on SoC. The physical sizes of devices in NoC are scaled down, including routers, processing elements and interconnects, giving rise to faults, system delay, and latency issues. Fault tolerant routing algorithms are used to recover from temporary faults while redundant resources (wires, routers) are required to overcome the permanent faults. These routing algorithms, however, still suffer from congestion problems, low bandwidth, and throughput utilization as well as lacking adaptivity and robustness. In this work, novel biologically inspired techniques were proposed for NoC using combined best effort (BE) and guaranteed throughput (GT) services. Moreover, the bio-inspired algorithms are compared and analyzed with each other using BE, GT and combined BE-GT services. The bio-inspired mechanisms of “synaptogenesis” and “sprouting” have been adopted in the proposed NoC algorithms and architecture. These techniques were implemented using the BE and GT services. With the help of these two bio-inspired techniques, the NoC becomes robust, fault tolerant and is able to efficiently utilize the throughput and bandwidth. The bio-inspired algorithms improved the accepted traffic (flit/cycle/node) by 38.99% compared to different techniques in the literature. The bio-inspired algorithm also improved the bandwidth and throughput utilization by 71.04% and 72.42% respectively compared to the XY and Odd-Even fault tolerant routing algorithms. Moreover, the bio-inspired algorithm had less end-to-end latency and interflit arrival time by 196.44% and 88.10% respectively compared to the literature techniques of XY and Odd-Even.     

模块化片上系统中高级可扩展接口的死锁避免

模块化片上系统(MSoC)包含多个独立的IP组件及多个可能的子网络,这种异构集成的方式往往为片上网络(NoC)引入潜在的死锁。该文基于模块化异构系统MSoC研究了使用高级可扩展接口(AXI)协议的片上网络中3种类型的死锁。MSoC包含多种常见的异构组件,以及由多个独立子网络集成的片上网络,能够充分反映真实芯片的复杂性和不规则性。该文发现除环形通道导致的死锁外,基于AXI的片上网络还涉及双重路径死锁和桥接死锁。该文还提出一种两阶段算法检测片上网络中可能存在的这3种死锁。相比于通用验证方法学(UVM)随机验证,使用该算法可以将检测时长从几个月缩短到几个小时,提高片上网络的可靠性和鲁棒性。