千兆以太网交换控制器IP的设计实现

实现了一种五端口三速以太网交换控制器IP的SoC体系架构,介绍了SoC架构中各关键模块的实现方案,提出了一种基于链式DMA的高效共享缓存结构的工作机制和体系架构,实现了以太网交换控制器高带宽、低延时的数据传输.FPGA系统验证结果表明提出的架构具有较低开销下的最高930.5Mbps的高速无阻塞线速转发的能力,并完成了该以太网交换控制器IP的SoC物理实现.     

网络存储服务器的缓存替换策略

网络存储技术是存储技术与网络技术相结合的产物,高性能、大容量、可扩展和易管理,是该技术的主要特点.本文主要从网络存储环境中的缓存技术入手,对与之有关的缓存替换策略问题进行了探究.     

NDN中基于蚁群替换算法的邻居协作缓存管理策略

为提高NDN(命名数据网络)中的缓存利用率,提出了一种基于蚁群替换算法的邻居协作缓存管理(ACNCM)策略。首先将单节点的缓存替换问题,建模为0/1背包问题,并根据缓存数据的大小、使用频率以及邻居副本深度等信息定义本地存储内容的缓存价值,提出基于蚁群算法的缓存替换算法。然后利用邻域协作的思想,通过路由节点之间定期交换自身节点的缓存信息,对单个节点替换出去的缓存内容,选择邻居节点完成协作式缓存管理。实验结果表明,ACNCM策略在缓存命中率、网络开销和平均响应时延方面均优于现有方法。     

面向软件定义无线接入网的高效协作内容缓存算法

为了缓解海量的移动业务数据与容量受限的无线接入网回传链路之间的矛盾,本文提出一种面向软件定义无线接入网（SD-RAN）的协作内容缓存网络架构.在宏蜂窝基站（MBS）的控制管理下,小蜂窝基站（SBS）可以在存储单元有序存储一些高流行度的内容.针对SBS存储单元空间受限问题,进一步提出SD-RAN网络架构下的协作内容缓存算法.该算法中,每个SBS缓存空间被分割成两部分：（1）用于存储全网流行度最高的公共内容以保证各小蜂窝小区本地命中率.（2）用于存储流行度较高的差异化的内容以促进MBS内SBS之间的协作.在此基础上,解析推导具有最优平均内容获取开销的分割参数闭合表达式.仿真结果表明该算法在不同系统参数条件下能显著降低SD-RAN的平均内容获取开销.     

环形缓冲区的扩展方法

环形缓冲区是一种高效的数据缓存结构,在多线程异步协作或者分级操作的生产者消费者模式中被广泛使用。它的容量通常是固定不变的,在缓冲区满的时候会有数据丢失或者数据覆盖的问题。本文提出了对环形缓冲区进行扩展的两种方法,并实验论证了两种扩展方法的有效性。     

大型无线传感网络信息快速存储方法研究

针对传统存储方法一直存在存储时间长、效率低的问题,提出一种大型无线传感网络信息快速存储方法。该方法首先对网络信息高速缓冲方式进行设计,对网络信息文件缓冲模块结构以及网络信息文件缓冲管理方法进行承接处理,保证海量数据的快速缓存,为网络信息的快速存储做了充足准备。为了保证设计的大型无线传感网络信息快速存储方法的有效性,设计仿真模拟实验,把设计的方法与传统方法相比较,最终证明了设计的大型无线传感网络信息快速存储方法能够快速的对网络信息进行存储。     

基于层次划分的CCN网络缓存存储策略

针对如何提高内容中心网络网内缓存性能的问题,提出一种基于层次划分的轻量协作的缓存存储策略。该策略通过Interest分组、Data分组以及路由器本地PIT表三者的协作把内容划分为多种优先级层级,使不同内容缓存在沿途的不同路由器。实验证明该策略可以有效地减少访问跳数,提高平均缓存命中率,降低服务器负载。     

基于主动网络技术的存储网络关键技术的研究

存储网络技术是在传统存储技术和网络技术相结合的基础之上产生的,随着网络技术的不断发展,对存储网络系统的要求不断提升。本文就主动网络技术的相关概念进行详细的阐述,探讨基于主动网络技术的存储网络关键技术,从存储拥塞技术控制和缓存技术两个方面进行研究分析,以便满足存储网络应用技术不断增长的需求,使得网络存储技术能够更加适应时代的发展需求。     

一种共享存储交换结构中的双门限队列控制策略

传统的共享存储交换结构的门限控制算法通常以当前各个队列长度为依据,缺乏对网络节点设备全局流量场景的考虑,且对组播的支持不足.本文提出使用有效业务量作为控制各个端口队列门限的主要依据,让各个端口承担相同的流量压力,从而使系统保持均衡状态.在经典的有效带宽理论的基础上,结合输入流量速率和分配的缓冲区大小一起来定义输出端口的有效业务量,给出了"缓存换带宽"的计算公式,对流量压力进行准确度量.双门限的使用使得共享存储空间既能够保持在平均意义下的平衡,又能实现突发时段的调剂.进一步,对组播信元的转发也可以纳入这个算法框架.模拟结果显示,在不同的流量模式下,这个算法比传统动态门限算法在取典型值α=1和组播浓度为30%时,对芯片的使用效率和端口的公平性分别提高15%和25%以上.     

一种基于缓存状态的CICQ交换机

CICQ(Combined Input and Cross-point-Queued switch)交换机是一种在交叉点缓存加入少量缓存的交换结构,是当前研究的一个热点.该文研究了基于交叉点缓存的各种调度算法和基于CICQ的交换结构,提出了LFF-LBF算法,运用通畅度和拥塞度两个概念,保证了最急迫的信元被最先服务.仿真分析表明该算法在均匀分布和突发业务源的情况下具有良好的时延性能和稳定性能.     

网络存储产业与标准的发展

计算机技术和网络技术逐渐成熟,计算机处理能力和相关数据需求不断增长,使得存储技术的发展得到更多的市场驱动,网络存储的浪潮随之到来.存储虚拟化、分级存储等技术进一步推动网络存储的发展,对象存储、云存储成为发展的新热点.在目前国际经济环境下,发展存储核心技术,制定中国网络存储标准发展战略,对存储产业的健康可持续发展具有重大意义.     

一种带EOC网管功能的新型ONU模块设计

因为传统的ONU和EOC网管单元都是分开设计的,硬件上采用两套不同的CPU管理芯片,存在网管成本高的问题,所以该文介绍了一种集成EOC网管功能的ONU模块。该ONU协议芯片采用高通公司的OPL-06750,它是一款内部集成32位MIPS24KEcTM内核的微处理器,结合高通公司的AR8327千兆交换芯片可以构建传统千兆ONU模块,同时通过在软件上采用ONU、EOC网管双进程设计的方法可以统一地管理ONU和EOC网络设备,省去了EOC网管单元CPU。该模块具有成本低廉、性能稳定、配置维护灵活的特点,适用于广电运营商的EPON+EOC双向网改造。该文给出了ONU模块的硬件组成框图和ONU、EOC设备拓扑关联的软件流程。     

Weighted round-robin cell multiplexing in a general-purpose ATMswitch chip

The authors present the architecture of a general-purpose broadband-ISDN (B-ISDN) switch chip and, in particular, its novel feature: the weighted round-robin cell (packet) multiplexing algorithm and its implementation in hardware. The flow control and buffer management strategies that allow the chip to operate at top performance under congestion are given, and the reason why this multiplexing scheme should be used under those circumstances is explained. The chip architecture and how the key choices were made are discussed. The statistical performance of the switch is analyzed. The critical parts of the chip have been laid out and simulated, thus proving the feasibility of the architecture. Chip sizes of four to ten links with link throughput of 0.5 to 1 Gb/s and with about 1000 virtual circuits per switch have been realized. The results of simulations of the chip are presented     

高校数字媒体资产的存储策略

存储技术是媒体资产管理的核心技术之一,视音频数据采用何种存储介质、存储格式及存储结构对数字媒体资产的存储成本、管理费用以及后期的使用等都会产生重要的影响。结合高校数字媒体资产的特点,通过对不同的存储介质、存储格式及存储结构进行分析比较,探索了适合高校不同业务和应用需要的数字媒体资产存储的解决方案。     

云数据中心的安全虚拟网络

虚拟网络安全是云计算安全的重要组成。为了保障虚拟网络流量的可控性和安全性,文中提出了一种基于Ethsec加密压缩技术的安全虚拟网络解决方案。该方案设计了虚拟化安全层、虚拟化安全交换机、安全虚拟网络管理平台和安全虚拟网络密钥分发系统等组件,通过文中提出的Ethsec技术,采用国产商用密码算法SM2和SM4算法,对虚拟机的以太网MAC帧进行压缩和解密,实现虚拟化安全交换机对所有虚拟网络流量的监控和分析。     

An ATM routing and concentration chip for a scalable multicast ATMswitch

We have proposed a new architecture for building a scalable multicast ATM switch from a few tens to a few thousands of input/output ports. The switch, called the Abacus switch, employs input and output buffering schemes. Cell replication, cell routing, and output contention resolution are all performed in a distributed way so that the switch can be scaled up to a large size. The Abacus switch adopts a novel algorithm to resolve the contention of both multicast and unicast cells destined for the same output port (or output module). The switch can also handle multiple priority traffic by routing cells according to their priority levels. This paper describes a key ASIC chip for building the Abacus switch. The chip, called the ATM routing and concentration (ARC) chip, contains a two-dimensional array (3×32) of switch elements that are arranged in a cross-bar structure. It provides the flexibility of configuring the chip into different group sizes to accommodate different ATM switch sizes. The ARC chip has been designed and fabricated using 0.8-μm CMOS technology and tested to operate correctly at 240 MHz, Although the ARC chip was designed to handle the line rate at OC-3 (155 Mb/s), the Abacus switch can accommodate a much higher line rate at OC-12 (622 Mb/s) or OC-48 (2.5 Gb/s) by using a bit-sliced technique or distributing cells in a cyclic order to different inputs of the ARC chip. When the latter scheme is used, the cell sequence is retained at the output of the Abacus switch     

一种自组织通信网络的链路分群算法

本文完成了一种新的组网分群算法——最大链路数分群算法，并与美国ＨＦ－ＩＴＦ的ＬＣＡ算法及其改进算法作了比较，结果验证了它的正确性和有效性。     

虚拟化存储技术在非线性编辑系统中的应用

随着AV和IT技术的不断发展和融合,非线性编辑网络系统逐渐成为电视台节目制作的主要技术平台.虚拟化存储技术是在非线性系统中实现视音频数据的存储和共享的一种重要技术,它推动了非线性编辑系统的成功应用.简要介绍虚拟存储技术的概念、虚拟存储的实现方式,提出非线性编辑系统对存储的需求,并简单介绍虚拟存储在非线性编辑系统中的应用实例.     

Design and implementation of Abacus switch: a scalable multicastATM switch

Describes a new architecture for a multicast ATM switch scalable from a few tens to a few thousands of input ports. The switch, called the Abacus switch, has a nonblocking switch fabric followed by small switch modules at the output ports. It has buffers at input and output ports. Cell replication, cell routing, output contention resolution, and cell addressing are all performed in a distributed way so that it can be scaled up to thousands of input and output ports. A novel algorithm has been proposed to resolve output port contention while achieving input buffers sharing, fairness among the input ports, and call splitting for multicasting. The channel-grouping mechanism is also adopted in the switch to reduce the hardware complexity and improve the switch's throughput, while the cell sequence integrity is preserved. The switch can also handle multiple priority traffic by routing cells according to their priority levels. The performance study of the Abacus switch in throughput, average cell delay, and cell loss rate is presented. A key ASIC chip for building the Abacus switch, called the ARC (ATM routing and concentration) chip, contains a two-dimensional array (32×32) of switch elements that are arranged in a crossbar structure. It provides the flexibility of configuring the chip into different group sizes to accommodate different ATM switch sizes. The ARC chip has been designed and fabricated using 0.8 μm CMOS technology and tested to operate correctly at 240 MHz     

可配置LDPC译码器中低复杂度移位网络的设计

针对可配置LDPC译码器,提出了一种低复杂度的移位网络结构,明显降低了硬件实现的复杂度。基于结构化LDPC译码器的两个特点:输入端的个数是一个常数的倍数、所有移位都是循环移位,提出易于实现且延迟很小的移位网络控制信号生成算法。此外,针对IEEE 802.16e标准的LDPC译码器,设计了采用这种结构的移位电路。基于SMIC 130nm工艺进行仿真,综合结果表明,该电路占用的芯片面积为0.11mm2,最高频率为430MHz。