基于事务级软硬件协同仿真技术的研究

介绍了基于事务级的软硬件协同仿真技术的基本概念,提出了一种层次化的实现结构。该结构将事务级软硬件协同仿真功能进行逻辑划分,便于系统的模块化实现和功能扩展。并在电子科技大学研制的“CD6501型SoC软硬件协同验证系统”上对一个分组交换模块进行事务级软硬件协同仿真;通过测试,表明该分层结构能较好地完成事务级软硬件协同仿真任务,同时提高了协同仿真速度。     

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术.通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法.该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性.在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中.在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能.该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量.     

事务级系统验证实现更高的性能和效率

系统级验证的挑战在电子领域,芯片和系统之间的界限已经变得越来越模糊,但是有一点很清楚,那就是:系统是由处理器、外设、第三方IP模块、随机逻辑、存储器、嵌入式软件和模拟模块共同组合而成的。系统级设计就是把包括软件、硬件和固件的整个系统在芯片上实现,因此需要进行系统     

基于SoC设计的软硬件协同验证方法学

文章介绍了软硬件协同验证方法学及其验证流程。在软件方面，采用了一套完整的软件编译调试仿真工具链，它包括处理器的仿真虚拟原型和基本的汇编、链接、调试器；在硬件方面，对软件调试好的应用程序进行RTL仿真、综合，并最终在SoC设计的硬件映像加速器（FPGA）上实现并验证。     

基于SOC的USB主设备的软硬件协同验证

本文首先介绍了SOC软硬件协同验证方法及其平台SeamlessCVE的工作原理和流程,进而在此基础上搭建一个高效的USBA-device验证平台,以实现USB高速A-device软硬件的并行设计,并详细介绍了USBA-device的工作原理和验证流程。     

MSTP芯片的软硬件协同验证平台设计

MSTP是基于SDH/SONET网络的多业务传输平台,是下一代城域网解决方案,目前已经成为数据传输技术的新热点之一。介绍了一种MSTP芯片的软硬件协同验证平台,该平台由作者参与设计完成并应用于MSTP芯片的各部分功能模块验证。该平台的硬件部分包括一块基于大容量FPGA的母板和一块基于单片机的子板;软件部分包括运行于FPGA的MSTP各功能模块测试矢量组,运行于单片机的读写控制程序以及运行于控制计算机的配置、管理、监控程序。该平台具有低成本高效率的特点。到目前为止,已经在该平台上成功验证了MSTP中的大部分功能模块。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序,验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA／EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。     

基于JTAG的SoC软硬件协同验证平台设计

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.     

基于FPGA的软硬件协同测试的设计与实现

在软硬件的开发阶段中,测试结果直接关系到这个软硬件能否顺利进行调试应用。其中,硬件的测试往往容易受外界因素的影响,如环境、计算机设备等,可以通过一些仿真软件来避免外界环境的影响,但是其测试速度比较慢,不利于硬件的开发进度。面对这一难题,文章从FPGA的软硬件协同测试角度出发,利用PC机和测试硬件设备的特点,进行FPGA的软硬件协同测试的设计,努力实现FPGA的软硬件协调测试系统在软硬件的测试和分析中的应用。     

软硬件协同的SOC设计方法

软硬件协同设计是一种正在发展中的设计方法。本文首先分析了它在SOC设计中的必要性，其次给出了软硬件协同设计的基本流程，并探讨了其优点和现存的技术难点。最后给出了设计及验证实例。     

事务级验证的设计方法

事务级验证是基于仿真的验证方法的发展趋势,与传统验证方法比较,事务级验证具有更高的抽象层次,对于功能验证具有更强的针对性和验证效率,本文对事务级验证方法进行了简要介绍,说明了事务级验证的实现方法.     

可重定位的基于事务的系统级验证

功能验证已经成为开发SoC的主要问题。随着一些复杂SoC的规模超过两千万门，以及对开发和集成嵌入式软件的需求持续增加，软件模拟器已经力所不及。在设计过程需要几百万个时钟周期来充分测试和验证软件功能的情况下，软件仿真器的性能下降到1-5Hz。按照这种速率，软件调试需要几年的时     

一种32 Bit SoC软硬件协同验证环境的实现

软硬件协同验证是系统芯片设计的重要组成部分。针对基于32 Bit CPU核的某控制系统芯片的具体要求,提出了一种系统芯片软硬件协同验证策略,构建了一个软硬件协同验证环境。该环境利用处理器内核模型支持内核指令集的特性运行功能测试程序,实现SoC软硬件的同步调试,并能够快速定位软硬件的仿真错误点,有效提高了仿真效率。该SoC软硬件协同验证环境完成了设计目的,并对其他系统芯片设计具有一定的参考价值。     

SOC设计中的软硬件协同设计

软硬件协同设计是一种全新的发展中的设计理论,它是现有集成电路设计理论的完善,是建立在现有理论之上的一个更高层次的设计理论．它必将与现有理论一起共同纽成更为完善的理论体系;文章从SOC设计的需要角度简要介绍了软硬件协同设计这一理论体系,并给出了设计实例。     

IA-64微处理器系统级验证平台的设计与实现

探讨了微处理器验证的关键技术.针对IA-64微处理器芯片设计验证,设计了系统级软硬件协同验证平台;并成功验证了自主设计的IA-64微处理器的正确性和兼容性.该平台提高了验证效率和质量.     

基于FPGA的USB圭控芯片软硬件协同设计与验证

设计了一款采用PowerPC架构的USB1．1主机控制器芯片,并对该芯片进行软硬件协同验证。通过内嵌PowerPC和USB主机IP核的FPGA系统,辅以外部收发器电路、驱动、应用程序和文件系统,完成了对U-Disk和HID两类典型USB应用的测试,验证结果表明该USB主机芯片设计可以符合USB技术规范,并能和其他厂家的设备兼容。     

复杂SOC的软硬件协同验证解决方案

为了提高产品的验证覆盖率和产品的首次成功率,验证工程师越来越多的使用固件、硬件诊断程序和其它软件部分作为实际嵌入式处理器的SoC验证的激励,以保证RTL设计与最终设计实现的的应用环境相同,并覆盖更为复杂的场景,但该RTL验证环境对软件调试的可视性比较有限。Mentor公司的Questa Codelink提供了独特的软硬件协同验证的技术可以让验证人员同时看到软件的执行情况和与软件同步的硬件波形,其回放模式减少了仿真等待的时间,可以快速追踪并定位到程序出错的地方。Codelink也提供了多核调试的技术,可同时看到软件在不同处理器的执行情况,极大地提高了多核验证的效率。     

SOC软硬件协同仿效系统的通讯协议设计

通过对EDA软件仿真器与硬件加速平台的数据传输和信息交换方式的研究,提出并实现了SOC软硬件协同仿效系统的通讯协议。该协议实现了逻辑通道复用技术及端口号寻址的数据传输功能。对基于该协议的SOC软硬件协同仿效系统进行测试试验,结果表明,该协议实现了EDA软件仿真器与硬件加速平台之间数据实时、准确的交换,达到了EDA软件仿真器与硬件加速平台协同仿效的目的。     

基于SOC的USB主设备的软硬件协同验证

首先介绍了SOC软硬件协同验证方法及其平台Seamless CVE的工作原理和流程,进而在此基础上搭建一个高效的USB A-device验证平台,以实现USB高速A-device软硬件的并行设计,并详细介绍了USBA-device的工作原理和验证流程。