基于DSP模型的快速代码的生成

TMS320F2812DSP是控制系统开发中很好的硬件设计平台,但传统的TI DSP代码开发方法周期较长,效率不高。为了在实际控制系统开发中缩短控制算法的设计周期,提高控制器的可靠性,并简化在调试过程中对控制算法的修改,设计与开发了基于DSP的快速原型控制系统。该系统包括基于TI F2812DSP的硬件控制器和基于Matlab/Simulink的软件开发环境。用户可以在Simulink环境中利用RTW功能直接从Simulink模型自动生成可执行代码并下载到目标板,直接运行程序,从而简化DSP系统开发过程,提高开发效率。通过闪烁灯实验实时控制实验,验证了系统的有效性。     

基于模型设计的DSP实现方法研究

为了满足现代DSP算法的快速硬件实现需求,本文分析了传统DSP设计方法的缺点,给出基于模型设计的DSP实现工作流程。整个设计流程从设计的需求开始到最后的硬件实现一直集中在DSP算法的设计模型。通过采用Simulink、Fixed-Point Designer、MATLAB Coder和HDL Coder等工具,给出了完整的开发流程。这种基于模型设计的DSP算法开发流程不仅克服了传统设计方法效率低的缺点,而且提高了DSP电路设计的可靠性。     

MATLAB算法优化FPGA设计

System Generator for DSP作为一款使用图形方法创建DSP设计的高产工具,其拥有一个可视化编程环境,可利用The MathWorks Simulink工具及其预定义的DSP功能块,从而能同时满足系统集成设计组件和硬件设计人员的需求.MATLAB算法则更以其丰富的算法开发与调试环境优化了FPGA设计.     

FPGA设计园地④MATLAB算法优化FPGA设计

System Generator for DSP作为一款使用图形方法创建DSP设计的高产工具,其拥有一个可视化编程环境,可利用The MathWorks Simulink工具及其预定义的DSP功能块,从而能同时满足系统集成设计组件和硬件设计人员的需求.MATLAB算法则更以其丰富的算法开发与调试环境优化了FPGA设计.     

基于现代DSP技术的QPSK调制器的设计

为了提高DSP系统的开发效率,引入了现代DSP技术,并由此设计了QPSK调制器.依据QPSK调制的基本原理,利用MATLAB/Simulink DSP Builder和QuartusⅡ搭建模型,在模块的形成方式上,采用DSP Builder中的模块代替VHDL编程,在同一平台上实现了系统建模和硬件实现的有机结合,然后利...     

基于Matlab的DSP实验设计

本文以开发三相SPWM调制系统为例,详细阐述了基于Matlab/Simulink的DSP实验设计与实现.传统的DSP代码开发周期较长,效率不高.Matlab公司的Embedded Target for TI DSP可解决上述问题,用户通过使用该模块,不仅可以进行电路的系统级仿真,还可编译生成相应的C语言代码,进行算法的探索与设计思路的验证.通过Matlab先仿真后直接生成DSP代码进行实验的方式,使学生加深对DSP的认识,并能很快独立用DSP进行开发.     

利用Matlab和Simulink对DSP进行系统级的设计方法

本文介绍了利用Matlab和Simulink中Developer‘s Kit for TI DSP工具对DSP进行系统级设计的方法。     

TI TM320C6000在数字信号处理教学中的应用

DSP课堂教学多使用Matlab进行仿真计算,而硬件实验通常使用汇编或C语言,系统平台也完全不同,结果给这门课程的理论与实验教学上带来困难。本文讨论了利用Matlab＼Simulink实时工作台将仿真模型链接到TI C6000 DSP芯片的基本原理,介绍了TMS320C6000系列评估板的基本结构、使用方法。通过数字语音回放系统设计实例对利用Simulink进行数字信号处理系统的建模方法以及从软件建模分析到硬件下载的流程进行了说明。这种方法使DSP开发过程在同一平台上完成,能够降低理论分析和硬件下载过程中编程的复杂性,为DSP课程的教学和DSP的应用开发提供一条便利的途径。     

基于实时仿真平台的DSP技术研究

在实时仿真技术为电力电子技术研究的重要课题之一的背景下,以DSP作为控制器,FPGA为仿真器实现目标实时仿真平台。针对DSP传统和模型化两种开发方式,提出基于Matlab/Simulink和Embedded Coder的控制器算法开发方法。在实时仿真平台上,设计并实现两电平三相逆变电路、三电平三相逆变电路、单相逆变电压瞬时值反馈电路的实时仿真。根据平台仿真结果可知,模型化开发方式可以缩短控制器算法开发周期、提高开发效率、降低开发风险。     

Altera高性能DSP设计效能提高了一个数量级

Altera公司发布具有第二代模型综合技术的DSP Builder工具8.0。该技术使DSP设计人员第一次能够自动生成基于高级Simulink设计描述的时序优化RTL代码。借助这一新的DSP Builder,设计人员在几分钟内就可以实现接近峰值FPGA性能的高性能设计。和手动优化HDL代码需要数小时甚至数天时间相比,这大大提高了效能。     

静止无功发生器的设计与实现

设计了一种以DSP TMS320F2812为核心的静止无功发生器,给出了硬件设计和软件设计的具体实现方法。理论分析和Matlab/Simulink仿真结果表明,该控制系统具有良好的工作性能,且验证了所提出设计方案的有效性。     

异步电机直接转矩控制方法的研究

本文通过分析异步电机数学模型,逆变器模型及空间矢量电压的分析来阐明异步电机直接转矩控制方法的原理,基于Matlab/Simulink仿真平台建立异步电机直接转矩控制方法仿真平台,通过0SP硬件平台设计和软件开发编写DTC控制程序,最终由实验得出该控制方法具有牵引力大,起动电流小,调速性能好,节能等优势,具有广泛的应用意义。     

基于DSP Builder的数字AGC设计

数字AGC(自动增益控制)是数字中频接收中的重要辅助电路。数字中频接收机中设置AGC的目的,在于使接收机的增益随着信号的强弱进行调整,或者保持接收机的输出恒定在一定范围。通过利用数字AGC技术。采用Matlab/Simulink基于模型的设计方法,算法设计和仿真使用基于Simulink的数字信号处理模型库DSPBuilder,通过硬件在回路仿真,在FPGA中实现数字AGC,下载验证结果与仿真结果到达一致。     

基于DSP Builder的2FSK调制解调器设计

根据2FSK调制解调器的基本理论,采用DDS(直接数字合成)技术在不同频率信号的切换时能保持相位连续的优点来设计2FSK调制模型,采用自延迟解调法设计了2FSK的解调模型。然后利用Simulink下的DSP Builder工具箱搭建了这两个模型,并在Matlab/Simulink下对此模型进行了仿真,验证了模型的正确性。此设计可以简化2FSK调制解调器系统的硬件电路,提高系统的可靠性与灵活性,而且成本低、修改方便,对硬件理论知识要求不高,实现起来容易。     

基于DSP Builder的带宽自适应全数字锁相环的设计与实现

提出一种设计全数字锁相环的新方法,采用基于PI控制算法的环路滤波器,在分析模拟锁相环系统的数学模型的基础上,建立了带宽自适应全数字锁相环的数学模型。使用DSP Builder在Matlab/Simulink环境下搭建系统模型,并采用FPGA实现了硬件电路。软件仿真和硬件测试的结果证明了该设计的正确性和易实现性。该锁相环具有锁频速度快、频率跟踪范围宽的特点。同时,系统设计表明基于DSP Builder的设计方法可缩短设计周期,提高设计的灵活性。     

Matlab／Simulink到VHDL代码的转换研究及其实验配置

讨论了由Mattab／Simutink生成VHDL代码的原理。详细论述了从Simulink模型顶层系统设计、IP核配置到到VHDL语言自动转换、综合、适配与时序仿真的结构与流程。介绍了利用Xilinx的System Generator及Altera的DSP Builder将Simulink模型转换为VHDL代码的方法，对算法实现过程中需注意的问题进行了说明。提出了基于最新版本的完整实验室软硬件配置方案。利用Xilinx Blockset的Mcode模块设计一个带延迟的复数乘法器并进行了软硬件的仿真测试。     

An Overview of a Compiler for Mapping Software Binaries to Hardware

As new applications in embedded communications and control systems push the computational limits of digital signal processing (DSP) functions, there will be an increasing need for software applications to be migrated to hardware in the form of a hardware-software codesign system. In many cases, access to the high-level source code may not be available. It is thus desirable to have a technology to translate the software binaries intended for processors to hardware implementations. This paper provides details on the retargetable FREEDOM compiler. The compiler automatically translates DSP software binaries to register-transfer level (RTL) VHDL and Verilog for implementation on field-programmable gate arrays (FPGAs) as standalone or system-on-chip implementations. We describe the underlying optimizations and some novel algorithms for alias analysis, data dependency analysis, memory optimizations, procedure call recovery, and back-end code scheduling. Experimental results on resource usage and performance are shown for several program binaries intended for the Texas Instruments C 6211 DSP (VLIW) and the ARM 922 T reduced instruction set computer (RISC) processors. Implementation results for four kernels from the Simulink demo library and others from commonly used DSP applications, such as MPEG-4, Viterbi, and JPEG are also discussed. The compiler generated RTL code is mapped to Xilinx Virtex II and Altera Stratix FPGAs. We record overall performance gains of 1.5-26.9 for the hardware implementations of the kernels. Comparisons with the power aware compiler techniques (PACT) high-level synthesis compiler are used to show that software binaries can be used as intermediate representations from any high-level language and generate efficient hardware implementations.