基于环内混频宽带细步进频综的设计与实现

基于DDS+PPL环内混频结构,设计了一款频率覆盖范围为4698MHz~8278MHz的宽带频率合成器,实现了1Hz的频率步进,≤-100dBc/Hz@1KHz的相噪;通过引入1:1锁相改善了DDS的输出杂散,实现了全频段65dBc的杂散抑制。论证了综合运用DDS和环内混频技术可提高频率合成器的综合性能,具有良好的应用前景。     

基于AD9956的锁相参考源设计

宽带、细步进频综的设计是一项具有挑战性的课题。利用高性能直接数字合成器（DDS）驱动锁相环路，可以在很大程度上降低环路设计的难度，并实现普通模拟方法难以实现的宽带细步进性能。文中重点介绍了AD9956的参考源实现，通过测试结果分析了DDS杂散和相噪特性，提出了优化和改进的方法。     

基于DDS激励PLL宽带低杂散频率合成器

在微波频段,为了实现小步进、低相噪的宽带频率合成器,常采用直接数字合成(DDS)激励锁相环(PLL)的方式,但要同时实现低杂散(特别是近端杂散)则相对困难。本文基于 DDS 低杂散技术进行了研究,并介绍一种改进的基于 DDS激励 PLL技术实现的宽带频率合成器,可有效改善杂散抑制指标。设计所得到频率合成器频率范围为4 GHz~8 GHz,步进为100 kHz,杂散抑制指标可以满足全频段≤-70 dBc。     

L波段小步进频率合成器的设计

采用了锁相环(PLL)结合直接数字频率合成(DDS)的方法实现L波段小步进频率合成器,分析了此种频率合成器的相位噪声和杂散指标。介绍了具体的电路设计过程。实验测试表明,实现的L波段频率合成器结合了锁相环式和直接数字式频率合成的优点,步进间隔1 kHz,相位噪声在10 kHz处可达-98 dBc/Hz,杂散抑制-70 dBc,具有相噪低、杂散抑制好、步进小等特点。     

UHF宽带数字频率合成器的设计

频率合成器在现代电子系统中应用日益广泛,UHF（超高频）宽带数字频率合成器是地囿数字电视广播覆盖网的重要设备——数字电视激励器和转发器中的主要组成单元。提出了一种UHF宽带小频率步进、低相噪数字频率合成器的设计方法,介绍了系统各部分的设计方法、器件选择、相关参数的计算及PCB（印制电路板）设计,最后给出了系统射频输出信号相噪测试结果,验证了本设计方法的有效性和设计方案的可行性。     

Ka波段频率合成器设计

提出了一种Ka波段低杂散、捷变频频率合成器设计方案。该方案采用直接数字合成(DDS)+直接上变频的频率合成模式,DDS1产生360~600 MHz低杂散中频信号,DDS2产生波形信号。经过4次上变频、分段滤波、放大后,该方案实现了宽带、低杂散、捷变频频率合成器的设计,为系统提供本振信号、激励信号等。根据设计方案,制作了实物。实测该频率合成器输出杂散小于-75 dBc,频率切换时间小于200 ns,带宽2 GHz,步进1 MHz,35 GHz载波处相噪约-95 dBc/Hz@1kHz。该频率合成器不仅可广泛应用于雷达、对抗、通信等领域,也为其他类似需求频率合成器提供了参考。     

基于DDS的L波段快速跳频频率合成器的设计

介绍了直接数字式频率合成（DDS）技术的工作原理和特点,并给出了基于DDS芯片AD9854设计的宽带、高分辨率、低相噪、频率转换时间短的频率合成器设计方案。     

DDS＋PLL技术在C波段频率合成器中的应用

提出了一种具体的C波段小步进频率合成器的设计方案。该方案是基于锁相环频率合成(PLL)和直接数字频率合成(DDS)相结合的结构,利用DDS激励PLL产生所需信号。设计的信号频率范围为5.02~5.38 GHz,频率步进为1 kHz。重点阐述了系统的硬件实现,包括系统设计方案、主要电路模块设计以及系统测试结果等,并针对实际调试过程中常见的问题给出一些改进的方法。最后的测试结果表明了该频率合成器具有频谱纯、相噪低、杂散抑制能力强等特点,可以满足实际系统需要。     

基于DSP控制的直接数字频率合成器的实现

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径。提出了使用TMS320VC5409高速DSP作为控制电路，由DDS芯片AD9858构成宽带、低相噪、低功耗数字频率合成器的方案。详细阐述了AD公司最新的内部时钟可达1GHz的高性能DDS芯片AD9858的主要性能及其在快速捷变频频率合成器设计中的应用方法。给出了具体的超宽带应用电路和最终的测试结果，并对如何提高DDS频谱纯度进行了探讨。该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能，经过实际应用达到了比较满意的效果。     

基于雷达信号模拟器的Ku波段宽带跳变源的设计

文章采用DDS驱动PLL的方式,实现了一种能完全覆盖Ku波段的宽带小步进低相位噪声低杂散频率合成器的设计,同时对DDS PLL频率合成器的输出特性进行了理论分析,并通过实验进行了验证.最终我们研制出了输出频率为12-18GHz的频综系统,步进为1MHz,相位噪声优于-90 dBc/Hz@10kHz,杂散优于-50dBc.     

An Injection-Locked Frequency-Tracking Σ∆ Direct Digital Frequency Synthesizer

A bandpass (BP) sigma-delta modulator (SigmaDeltaM)-based direct digital frequency synthesizer (DDS) architecture is presented. The DDS output is passed through a single-bit, second-order BPSigmaDeltaM, shaping quantization noise out of the signal band. The single-bit BPSigmaDeltaM is then injection locked to an LC-tank oscillator, which provides a tracking BP filter response within its locking range, suppressing the BPSigmaDeltaM out of band quantization noise. The instantaneous digital frequency control word input of the DDS is used to tune the noise shaper center frequency, achieving up to 20% tuning range around the fundamental. The BPSigmaDeltaM-based synthesizer is fabricated in a 0.25-mum digital CMOS process with four layers of metal. With a second-order BP noise shaper and a 44-MHz LC tank oscillator, an SFDR of 73 dB at a 2-MHz bandwidth and phase noise lower than -105 dBc/Hz at a 10-kHz offset is achieved     

宽带跳频频合器关键指标的分析、仿真与实现

跳频通信是通信抗干扰的重要措施,跳频频率源是实现跳频通信的核心部件之一,低相位噪声和快速的频率转换锁定时间是跳频频率源的主要指标.总结了在宽带跣额频合器的设计中对相位噪声和锁定时间的分析方法和仿真结果,并采用基于DDS PLL技术的AD9956芯片,制作了S波段宽带跳频频合器,实现了宽频带、低相位噪声和快速锁定性能.     

基于DDS技术的X波段频率合成器

介绍了DDS的基本原理及其杂波分布,分析了影响杂波的主要因素,提出了利用DDS技术实现X波段密跳点频率合成器的方案和实验结果。此合成器的输出信号带宽1G、跳频间隔1MHz、偏离载波1kHz处的相位噪声可达105dBc/Hz、宽带杂波抑制优于60dB,具有宽带宽、低相噪、高杂波抑制,小步进等特点。     

基于DDS的短波射频频率源设计与实现

介绍了直接数字频率合成（DDS）的结构和原理,并将DDS技术应用于短波射频通信频率源中。实现了一种基于单片机＋DDS可编程低噪声频率源,输出信号范围46.5～75 MHz。实验结果表明,该频率源具有频率分辨率高、相位噪声低等优点,满足短波射频通信系统对频率源的设计要求。     

计算法DDS的实现及杂散性能分析

DDS是一种新型频率合成技术 ,应用日益广泛 ,但杂散含量高成为其进一步发展的瓶颈。本文首先简要介绍传统 DDS,然后对计算法 DDS做数字实现和频谱分析 ,最后比较 2种 DDS的杂散性能 ,得出计算法 DDS杂散性能优于传统 DDS杂散性能     

一种减少杂散的直接数字频率合成器改进结构

直接数字式频率合成器（DDS）是一种全数字器件，它不可避免地会引入杂散信号。杂散多且较难预知一直是限制DDS应用的主要因素，文章对DDS的杂散进行了分析，并采用Verilog HDL，设计了一种减少杂散的DDS改进结构，Matalab分析结果表明，所设计的DDS杂散波明显减少，信噪比提高36dB。     

S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

一种短波频率综合器的研制

主要介绍了一种由DDS+PLL方案实现的短波频率综合器的设计过程,对整体方案和主要电路设计都进行了较为详细的阐述,并最终对关心的指标进行了实际测试,使该综合器具备了步进小、频带宽、相位噪声低、杂散抑制高等特点,达到了预期的效果,为今后短波频率综合器的发展提供了一些可以借鉴的经验。     

AD9858在捷变频频率合成器设计中的应用

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径,用TMS320VC5409控制AD9858得到宽带、低相噪、高SFDR(无杂散动态范围)的输出信号.文中详细阐述了高性能DDS芯片AD9858的主要性能及其应用方法,着重说明了AD9858时钟电路的设计、调试方法,并给出了用PN9000相位噪声仪测试的结果.该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能, 经过实际应用达到了比较满意的效果.