基于MATLAB及FPGA的高速FIR滤波器的设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。现提出采用MATLAB的窗函数方法设计并在附上实现高速FIR滤波器的一种新的方案。这种结构采用流水线技术，通过对高速乘法器的合理分割并组合Wallace加法树阵列构成，可以方便地调整滤波器的阶数和系数，适合不同场合的应用。通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案。     

一种新型的高速FIR滤波器及其VLSI实现

本文提出了一种新型的高速滤波器结构,此结构的核心是一种独特的乘加单元.该乘加单元是通过对BOOTH型乘法器与高速加法器结构的深入研究而探索出来的.采用该乘加单元我们可以实现任何阶数高速FIR滤波器.在文章的最后我们采用该结构实现了视频编码器中的一个高速色度滤波器,并与采用传统结构设计的该滤波器进行了性能比较.     

高速成形滤波器的设计与实现

结合TCM／8PSK高速调制解调器的要求，设计并实现了速率高达300Mbps的波形成形滤波器和相应的数模转换器。提出了一种基于分布式算法结构的新型滤波器结构，解决了FPGA中滤波器的高速计算问题。实验结果表明本文的结构可行，同时对其他领域也有应用价值。     

多相并行FIR滤波器的FPGA高速实现方法

L路多相并行FIR滤波器的工作速率是单路串行FIR滤波器的L倍,基于多项式分解的多相并行FIR滤波器实现结构简单、计算复杂度小、滤波运算延迟少;针对多相并行FIR滤波器,给出了基于多项式分解的多相并行FIR滤波器优化实现结构的FPGA高速实现方法。归纳、整理和推导了2路至8路基于多项式分解的多相并行滤波器优化实现结构,并针对FPGA实现的具体特点给出了多相并行滤波器优化实现结构的FPGA高速实现方法。通过测试分析可知,给出的基于多项式分解的多相并行FIR滤波器优化实现结构的FPGA高速实现方法能够在FPGA上高速实现多相并行FIR滤波器。     

FIR滤波器的8路多相27子滤波器实现结构

高速FIR滤波器的8路多相直接分解实现结构的工作频率是单路串行实现结构的1/8,计算复杂度是单路串行实现结构的8倍。针对高速FIR滤波器的8路多相直接分解实现结构计算复杂度大这一问题,对FIR滤波器的多相并行实现结构进行了详细推导,提出了FIR滤波器的8路多相27子滤波器实现结构,提出的FIR滤波器的8路多相27子滤波器实现结构的计算复杂度是单路串行实现结构的3.375倍。FPGA实验验证了提出的FIR滤波器的8路多相27子滤波器实现结构的优越性。     

新型高速CSD编码滤波器及VLSl的实现

通过对BOOTH型乘法器、高速加法器结构和CSD编码滤波器结构的深入研究,开发出一种新型高速CSD编码滤波器结构.采用此结构实现了正交幅度调制器中的一个高速反SINC滤波器,并在ALCATEL 0.35μm CMOS工艺实现.芯片规模7500门,面积1.00mm×0.42mm.     

一种新型通用有源电流模式滤波器的设计

本文在建立了MOS场效应管小信号模型的基础上，采用信号流图的方法设计了一个三输入-输出的二阶通用有源电流模式滤波器。该滤波器能够通过合理的选择输入电流实现不同的滤波功能，并可通过改变滤波器电路的工作条件来实现不同参数的滤波。并推导出这种结构的滤波器具有低灵敏度的特性，最后、进一步总结了这种结构的滤波器的优缺点。     

用分布运算实现数字自适应滤波器的多存储模块结构

本文描述一种多抽头自适应横向滤波器的新结构。它的基本原理在于使用分布运算技术而在实现滤波器功能时不用任何乘法器。在这种结构申,N个滤波器抽头分成M个模块,每块有R个抽头。这M个模块同时操作,因而具备了高速信号处理能力。这种类型的自适应滤波器能用微处理机或晶体管—晶体管逻辑集成电路方便地实现。本文给出了一个简单的硬件试验模型,这个模型适用于采用微处理机和简单外围接口电路的8点和16点横向自适应滤波器。样机试验结果证明了用这种结构实现多抽头数字自适应滤波器的可能性。     

平稳环境下LMS算法优化分析及其FPGA实现

高速自适应滤波器的设计及其现场可编程门阵列（FPGA）实现一直是信号处理领域研究的热点。普通最小均方误差算法（LMS）自适应滤波器运行速度受到计算滤波输出和系数更新时间限制,制约了其信号处理的速度。对于平稳环境,通过对自适应滤波器系数更新方程进行前瞻和松弛近似,对LMS自适应算法进行了优化分析,得到了一种改进的LMS自适应滤波器结构。利用DSP Builder工具建立了四阶改进结构的LMS自适应滤波器模型并进行了一系列的仿真,结合多种电子设计自动化（EDA）工具,最终在EP2C35型FPGA上得到了最高响应速度60.07 MHz的高速自适应滤波器。结果表明,改进的LMS自适应滤波器速度较一般结构滤波器快,但耗费了较多逻辑资源。     

高速差分FIR滤波器的设计与实现

设计了一种对高速差分信号进行FIR滤波的滤波器结构。该结构采用FPGA内部RAM构成的异步FIFO乒乓接收高速输入数据，并以分频速率输出进行实时处理。FIR滤波器用VHDL语言和原理图相结合描述，并综合到Altera公司的Stratix系列芯片。综合结果表明．该设计能够接收高速差分信号，并能稳定工作在输入时钟的分频频率下。     

一种新的高速自适应滤波的脉动实现结构

LMS算法具有计算简单，易于实现的特点，被广泛应用于诸如通信和雷达等许多信号处理领域，对其高速实现结构的研究一直是滤波器结构设计中的一个研究重点和热点。该文基于并行流水线LMS（PIPLMS）算法，设计了一种高速自适应滤波器脉动结构，该结构既具有脉动结构的高度流水特性，又具有一定的并行性。与已有结构相比，该文设计的结构具有更高的数据吞吐率，同时由于其并行特性、该结构还具有更低的系统功耗，更大的步长因子选择范围和更快的收敛速度。     

基于均匀信道化滤波器组的研究与设计

信道化作为软件无线电系统和宽带数字接收机的关键技术之一,而多相滤波结构的信道化处理技术和滤波器组的设计一直是研究难点。根据多相滤波结构,本文给出一种有限冲激响应滤波器的设计方法,然后根据均匀信道化的要求设计出均匀滤波器组,设计出的原型滤波器能够无失真采样滤波并能重构。利用等波纹设计的同时,使优化所得通带波纹数量级达到10-3,衰减达到-100dB。利用MATLAB设计及仿真表明,该设计是可靠的,可作为高速率滤波器设计的方法。     

一类易于VLSI实现的对称双正交小波设计方法研究

该文提出了一类对称双正交小波的设计方法。该类双正交小波的小波滤波器组具有格形结构，实现该小波变换的分析滤波器组和综合滤波器组满足双正交条件和正则性条件，且设计的各滤波器均为实数二进制系数，因而该小波变换易于高速VLSI实现。文中的理论推导和设计实例，均验证了该设计方法的有效性。     

一种基于FPGA的高速FIR滤波器的设计

为了实现对高速输入数据的滤波，根据FIR（有限冲激响应）数字滤波器并行设计思想，在脉动阵列FIR数字滤波器的基础上，经过认真设计，提出了一种基于FPGA（现场可编程门阵列）的高速FIR数字滤波器的设计方法。以一个16阶FIR数字滤波器的设计为例，在FPGA上用VHDL语言实现了这种设计方法。在Modelsim下仿真表明这一方法是可行的，可支持高达1GSPS（10亿次采样每秒）的输入数据．     

基于DSP Builder的CIC梳状滤波器的设计

CIC梳状滤波器具有结构简单、规整,占用存储量小,不需要乘法器,实现简单且速度高等特点,在高速抽取或插值系统应用广泛。采用DSPBuilder软件工具,在Simulink平台上构建了一级4阶CIC梳状滤波器仿真模型,通过多种EDA工具仿真与分析,最终在EP2C35F484C8型FPGA得到了最高响应速度为138．89MHz的高速CIC梳状滤波器。其性能远优于DSP通用处理器的实现方式。     

Design automation with the TSPC circuit technique: ahigh-performance wave digital filter

In this paper, we demonstrate how the true single-phase clocking (TSPC) circuit technique is utilized fur a high-speed recursive filter application, with a high degree of design automation. This features a quick netlist generation of integral high-speed arithmetic modules, utilization of carry-save architectures, and synthesis and optimization with a TSPC cell library. Implementation results in a 0.8 μm standard CMOS process indicate substantial performance improvements over traditional designs, at the same time keeping design time very short. Fabricated samples of the third-order lattice wave digital filter were measured at 265 Msamples/s, which is more than double the sample rate reported in previous works on the same filter and same or comparable technology