一种高增益低噪声CMOS混频器设计

设计了一种基于跨导互补结构的电流注入混频器,通过在吉尔伯特混频器电路的本振开关管源极增加PMOS管形成电流注入电路减小本振端的偏置电流,改善电路的闪烁噪声和增大电路的增益.采用SMIC 0.18μm标准CMOS工艺设计.在本振(LO)信号的频率为1.571 GHz,射频(RF)信号频率为1.575 GHz时,混频器的增益为17.5 dB,噪声系数(NF)为8.35 dB,三阶交调截止点输入功率(IIP3)为-4.6 dBm.混频器工作电压1.8 V.直流电流为8.8 mA,版图总面积为0.63 mm × 0.78 mm.     

一种K波段高增益低噪声折叠式双平衡混频器

基于130 nm RF CMOS工艺,设计了一种适用于K波段的高增益低噪声折叠式下变频混频器。采用折叠式双平衡电路结构,混频器的跨导级和开关级可以在不同的偏置条件下工作,为优化两级的噪声提供了极大的自由度。采用电流复用技术,混频器的转换增益和噪声系数得以显著改善。后仿真结果表明,该混频器在本振功率为-3 dBm时,实现了27.8 dB的转换增益和7.36 dB的噪声系数。在射频信号为24 GHz处的输入1 dB压缩点P1dB为-18.8 dBm,本振端口对射频端口的隔离度大于60.2 dB。该电路工作于1.5 V的电源电压,总直流电流为12 mA,功耗为18 mW。该混频器以适中的功耗获得了极高的整体性能,适用于低功耗、低噪声24 GHz雷达接收机。     

一种高增益低噪声5．25GHz Gilbert混频器的设计

基于Gilbert单元,本文采用0．18μm CM OS工艺设计了一个工作在5．25G Hz的高增益、低噪声下变频双平衡混频器．该混频器采用电流注入技术以减少流经开关管和负载的电流,缓解电压裕度和功耗的限制．采用谐振电感抑制寄生电容的充放电,减小流入寄生电容的电流,从而降低闪烁噪声．在跨导管的源极接入电感,形成负反馈电路,从而提高了电路的线性度．基于0．18 mm CM OS工艺与1．8V电源电压的后仿真表明,下变频混频器具有良好的250M Hz中频输出特性,电路匹配良好,测试得到的转换增益为22．65dB ,输入三阶交调点为-7．66dBm ,在中频250M Hz处的单边带噪声系数为5．58dB ,整个电路的功耗为8．64mW ．     

一种低噪声,高增益放大器的设计

适合于不同应用场合的放大器种类很多,设计的侧重点不同。本文针对通信系统、信号检测中广泛应用的低噪声、高增益放大器,扼要地阐述这类放大器的设计方法,并给出设计实例。     

一种CMOS低噪声有源下变频混频器

提出了一种采用电流源开关的低噪声开关跨导有源下变频混频器.使用正弦波本振大信号驱动可以避免因为脉冲本振谐波诱发的噪声叠加效应;利用LC谐振结构来缓解尾节点寄生电容充电和放电对电路高频工作时的限制.提出的混频器采用65 nm CMOS工艺实现,工作在5.2 GHz的RF频段下,最大转换增益为11.6 dB,输入三阶交调截取点(IIP3)为5.5 dBm。对于5.2 GHz的LO频率点,分别在fIF=10/200 MHz时测得4.3/3.3 dB的双边带噪声系数(NF).在1.2 V的供电电压下,所设计芯片功耗仅为8.4 mW.     

宽带低噪声混频器的设计

文章利用安捷伦公司的ADS仿真软件,设计了一款应用于GNSS接收机射频前端的Gilbert混频器芯片,它的工作电压都为3.3V,中频输出口外接负载为800Ω,具有面积小、噪声系数低的特点。通过优化设计,在频率从1~1.6GHz的范围内,获得了超过15dB的转换增益,以及4dB的噪声系数,输入1dB增益压缩点(P-1dB)为-17dBm,功耗为29mW。     

一种低电压、低噪声、高增益CMOS折叠式混频器

针对IEEE802.154协议设计了一种工作于2.44GHz的900mV低电压、低噪声、高增益CMOS折叠式混频器,并在混频器的开关级共源节点引入LC回路吸收寄生电容,进一步提高了混频器的主要性能.在chartered0.18tanCMOS工艺下采用SpectreRF进行仿真,仿真结果表明:该混频器的转换增益高达18.6dB,单边带噪声系数(SSB NF)仅为7.15dB,输入/输出三阶截断点(IIP3/OIP3)为-8.77/9.88dBm,功耗为52mW.     

一种300 GHz CMOS高增益谐波混频器

基于TSMC 65 nm CMOS工艺,设计了一种工作在300 GHz的高增益、3阶谐波混频器。在谐波混频器中,提出将射频电感与接收天线设计为一体的新思路,不仅避免了二者之间的匹配,还减小了芯片尺寸。该谐波混频器包括片上天线、混频模块、IF放大器等。仿真结果表明,片上环形天线的谐振频率点在300 GHz附近,射频电感在300 GHz附近为21.9 pH,混频模块的转换增益为－5.4 dB,IF放大器的电压增益为23.5 dB,谐波混频器的最大转换增益为14.9 dB。当谐波混频器的转换增益大于0 dB时,输出频率带宽为0.05~12.47 GHz。     

一种高增益低功耗CMOS LNA设计

采用TSMC0.18μmCMOS工艺,利用ADS2008软件仿真,设计了一种高增益的CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在晶体管M3的栅源极处并入电容C1,以增加系统抗干扰能力;并在级间引入一并联电感和电容与寄生电容谐振,以提高增益。仿真结果表明,在2.4 GHz工作频率下,该电路的增益大于20 dB,噪声系数小于1 dB,工作电压为1.5 V,功耗小于5 mW,且输入输出阻抗匹配良好。     

一种高线性低噪声CMOS混频器设计

混频器应用在多标准领域中,对混频器的线性度和噪声性能提出了严格的要求。文中提出了一种新型的高线性、低噪声CMOS混频器。该混频器同时采用了三阶失真抵消技术和噪声抵消技术。采用TSMC 0.13μm CMOS工艺进行设计并流片实现,测试结果表明,较之传统的吉尔伯特混频器而言,文中混频器的输入三阶交调点IIP3增加了6.18d Bm,噪声系数下降了3.5d B,而用于三阶失真抵消技术和噪声抵消技术的电路部分仅使混频器多消耗了0.85m A的电流。