基于FPGA伪码快速捕获的优化设计

为了在扩频通信中实现伪码的快速捕荻,通过对相关积分包络算法的改进,对接收信号未知伪码进行相位搜索,完成了FPGA仿真验证,实现的伪码捕获具有结果误差小、捕获时间短、占用资源少等特点。     

一种快速伪码捕获算法

在扩频通信系统中,伪码捕获跟踪是通信的基础,捕获时间的长短直接影响系统性能。为缩短捕获时间,可以采用并行、FFT频域捕获等方法。介绍了一种采用Walsh变换进行伪码捕获的方法,整个过程只需一次Walsh运算,可以进一步缩短捕获时间,并且只涉及加法而没有FFT运算所需的复数和乘法运算,具有运算速度快、占用资源少、实现简单等特点。     

一种基于相干累加的并行伪码快速捕获算法

介绍了一种适于高动态、低信噪比环境下的伪码快速捕获算法。分析了相同累加点数下,相干累加和非相干累加各自的优缺点,并在此基础上对扩频增益和扫频点数量方面进行优化,进而提出一种基于时域PN码相关的分级捕获并行处理的方法。仿真结果和分析表明,该方案能在高动态环境下实现信号的快速捕获。     

伪码在大动态多普勒条件下的快速捕获

本文讨论了在大动态多普勒条件下实现伪码快速捕获的原理，对比传统的伪码捕获方法，提出了一种快速捕获算法，并结合可编程逻辑器件（FPGA），给出了可行的方案。     

基于FFT伪码快速捕获方法及其性能分析

针对大频偏下高动态直扩接收机伪码捕获时间长的问题,提出了一种新的捕获方案,即基于FFT算法实现对多普勒频移进行一定程度的补偿,解决了高动态环境下伪码序列的快速捕获问题。实验结果表明,该方法可以很好地实现高动态扩频信号的捕获,并可以有效地节省硬件资源。     

扩频通信中PN码序列的捕获

扩频信号的捕获与跟踪是扩频接收机进行定位解扩的基础,文中基于FPGA进行了扩频信号捕获与跟踪的设计实现。分析了该方案的匹配滤波器、载波跟踪环、码跟踪环的设计与实现方法。并通过BPSK调制,使用非相干扩频通信的PN码并行捕获算法实现信号的捕获。     

一种基于相关运算的快速码捕获方法

在多普勒频偏很大的情况下,传统的捕获方法往往耗时很长。传统的捕获方法是直接对采样信号进行FFT变换。提出了一种基于信号相关值的FFT快速捕获方法,该方法结合了直扩系统的信号特点和数字信号处理技术,通过对多个子相关器输出值进行FFT变换,同时测量多个多普勒频偏估计预值,并依据峰值最大所对应的频率估计值对本地载波频率进行调整。而且该方法为全数字方法,可以用FPGA、DSP等处理芯片方便地实现。最后给出了计算机仿真结果,并根据仿真结果分析了该方法的平均捕获时间,其性能优于传统的捕获方法。     

基于FFT的两种伪码快速捕获方案的研究与实现

该文提出两种基于FFT的伪码快速捕获方案,一种是基于分数倍采样率转换器的快捕方案;另一种是基于抽取器的快捕方案。两种伪码快捕电路均利用设计复用技术使硬件规模大幅减少;采用并行设计使系统的运算速度大大提高;采用块浮点算法以提高动态范围和运算精度。两种快捕电路均由一块FPGA实现。仿真和测试结果表明,基于分数倍采样率转换器的快捕电路与基于抽取器的快捕电路相比,占用的硬件资源较大,但是捕获精度更高。     

DMB-T传输系统中扩频码快速捕获研究

讨论了DMB-T传输系统中基于匹配滤波器的扩频码快速捕获算法,针对传统匹配滤波器占用硬件资源大的缺点,提出了一种新的多停顿捕获方案.新方案在匹配滤波器结构和算法上进行了优化,在原有硬件规模的基础上扩充了系统的捕获验证功能,降低了虚警概率,缩短了捕获时间.结合同步捕获系统框图分析了各个模块的功能和实现方法,并通过Modelsim仿真和FPGA硬件平台测试,验证了方案的可行性和先进性.     

匹配滤波器组与FFT结合的伪码快速捕获方案研究

文中提出了部分匹配滤波器组与FFT相结合的伪码快速捕获的一种实现方案.该方案采用部分匹配滤波器组完成时域内完全并行搜索,同时采用128点FFT以实现频域的部分或完全并行搜索,以增加移位寄存器长度的较小代价去除大规模用以相干累加的SRAM,并且有效降低了FfT的工作时钟频率,便于硬件实现.该方案在一块FPGA上验证通过,并在0.18μm的CMOS的工艺下综合,电路规模是约合150.2万个晶体管,最高工作时钟频率是103MHz.该捕获方案最终等效于13.1万个串行相关器,极大提高了伪码的捕获速度.     

航天扩频测控系统中伪码捕获方法研究

 针对航天扩频测控系统的捕获需求,提出一种能够降低谱峰衰减且具有较高频率估计精度的FFT伪码捕获方法.在部分匹配滤波过程中采用汉宁窗对数据加权后再累加,以减小谱峰衰减.采用插值FFT估计多普勒频率,以提高频率估计精度,根据不同测控环境下伪码捕获的特点,分析比较了抛物线插值法和改进的Rife法两种插值算法.理论分析和仿真结果表明,改进方法能够减小FFT输出的峰值衰减,提高多普勒频率估计精度.     

一种快速的防伪起始码处理方法

伪起始码在AVS视频编码标准中起着关键作用.出现伪起始码将使图像的头信息发生错误,导致后续信息发生错位.因此,在完成熵编码输出前,必须进行伪起始码检测.分析了传统的和AVS标准中采用的防伪起码方法,在此基础上,提出了一种采用整字节检测的快速防伪起始码方法.实验结果表明,相对于原有方法,在有无伪起始码时,处理速度均可提高20倍以上.     

扩频通信系统的伪码跟踪技术研究

同步系统是无线电导航系统中的关键部分。而伪码跟踪技术又是同步的关键技术。文中对延迟锁定环（DLL）系统理论进行深入研究,建立了延迟锁定环（DLL）的数学模型,通过仿真对伪码跟踪技术进行了定性的探讨,在仿真的基础上使用Insight公司的FPGA开发系统,用测试电路实测了伪码跟踪的性能。     

一种低复杂度直扩信号伪码捕获增强方法

基于串行累加抵消结构,提出了一种简单的多符号相干累加方案。该方案可用于直扩通信系统接收机中,以提高相关峰的检测信噪比和伪码捕获概率。分析了多符号相干累加器增强直扩信号伪码捕获性能的基本原理,讨论了所提方案的设计思路和实现问题。计算机仿真和FPGA实现证明,与经典的并行分级相加累加器相比,所提方案在不降低伪码捕获性能的基础上,具有非常低的硬件复杂度,且输出时延较小。     

基于DSP+FPGA的扩频接收机快捕技术

提出一种在接收信号具有显著的多普勒频移的不确定性条件下,采用全数字的、适宜于扩频码和载波快速同步的新型扩频接收机结构。该接收机能在极短时间内建立快速同步,有效地实现实时突发通信。     

基于FPGA的PN码捕获的设计及实现

PN码捕获技术是扩频通信的关键技术之一,针对扩频通信中长伪码序列的快速捕获问题,伪码相位大范围不确定的搜索,串行捕获需要大量的时间,这对实时性要求高的扩频接收机用户是无法忍受的,并行捕获电路结构比较复杂,实现起来有一定的难度,而且占用大量的资源。文中提出了一种基于FPGA的扩频信号快速滑动相关捕获方法,来解决低信噪比条件下长伪码序列的捕获问题。文中着重论述了该系统的FPGA实现原理,并且基于FPGA进行开发,调制出了该系统的仿真波形,达到了理想的效果,实际应用中有效地改善了系统的性能。     

基于FPGA实现PN码快速捕获方案的设计

文章基于离散时间信号处理的分析方法,对多普勒频移影响PN码的性能进行了讨论。详细分析了部分数字相关器与FFT结合的频响特性并进行了系统仿真。在此基础上,提出了对存在较大多普勒频移的长伪随机码系统,采用FPGA实现部分数字相关器与FFT频率校正技术相结合的伪码捕获算法,实现较短时间捕获PN码的方案。     

基于状态机的语音电子密码锁设计

为了进一步减少现有电子密码锁系统的规模,提高其性能的灵活性,设计了一种新型的语音电子密码锁.它具有智能语音提示、开锁、超次锁定、自动报警、管理员解锁、修改用户密码等功能,用FPGA(现场可编程门阵列)芯片和语音芯片ISD2560实现,体积小、电路简单.实际实验及仿真结果表明该设计功耗低、安全可靠,维护和升级方便,具有广阔的应用前景.     

基于VHDL状态机的交通灯控制器设计

用VHDL语言设计交通灯控制器,并利用QuartusⅡ软件平台对设计系统进行仿真、编译,并下栽到FPGA／CPLD可编程逻辑器件中。由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高。由于采用了EDA技术,所以大大缩短了开发研制周期,提高了设计效率,使系统具有设计灵活,实现简单,性能稳定的特点。