一种应用于锁相环频率合成器的自动选带电路

设计了一种适用于多带VCO锁相环频率合成器的自动选带结构。使用迟滞比较器对VCO控制电压进行电平信息采集,并将信息输入到控制电路。控制电路根据接收到的电平信息完成状态跳变,并输出相应的选带开关控制电平,完成自动选带。基于Chartered公司0.18μm RF CMOS工艺完成电路设计,并应用于锁相环小数频率合成器。仿真结果表明,自动选带电路可正常工作,频率合成器能够在30μs内实现快速锁定。     

一种改进的基于BCD工艺的UVLO设计

基于CSMC 0.5 BCD工艺,设计了一种改进型无需基准电压源的欠压锁定(UVLO)电路.该欠压锁定电路在传统带隙比较器的基础上,引入高阶温度补偿和正反馈机制,使得该欠压锁定电路结构简单、温漂小、速度快、迟滞效果好、稳定性高.使用cadence spectre仿真,得到带隙比较器产生的带隙电压为1.183V,且在-6...     

具有带隙结构的迟滞比较器电路设计

基于LED驱动的微功耗DC—DC转换器,针对低压高稳定性的要求设计了一款具有带隙结构的迟滞比较器电路,它的最低输入电压为1．2V,其核心电路有带隙基准比较器、射极跟随器和迟滞比较器。整个电路采用Bipolar工艺设计,利用HSpice软件对所设计的电路进行了仿真与验证。结果表明,迟滞比较器的迟滞电压为8mV,翻转门限电压随输入电压和温度的变化均很小。     

一种新型的高精度迟滞比较器

基于0.18 μm CMOS工艺,提出了一种补偿电流型高精度迟滞比较器。利用两个工作在线性区的MOS晶体管间的电流差产生一个补偿电流源,将补偿电流源应用于传统内部迟滞比较器中,对迟滞电压中工艺和温度的相关项进行补偿,以获得低温漂的高精度迟滞电压。仿真结果表明,该迟滞电压具有非常低的温度系数,当迟滞电压为149.94 mV、温度从-40 ℃变化至125 ℃时,迟滞电压仅变化1.3 mV,变化幅度仅为0.87%。     

一种高速低功耗迟滞CMOS比较器的分析与设计

文章分析设计了一种具有内部迟滞效应的高速低功耗CMOS比较器,该比较器采用前置放大级、正反馈级和输出驱动级级联的结构,实现了对增益、速度和功耗的优化.电路的内部迟滞效应有效的实现了对噪声信号的抑制.采用0.35μm CMOS工艺的仿真结果表明,该比较器在3.3V的供电电源下可达到100MHz的工作速度.在20MHz的采样速率下具有0.2mW的功耗.芯片测试结果表明各项性能指标均达到了设计要求.     

多功能保护与告警自动调压装置

本文叙述了作者设计并制作的具有多种告警和保护功能的３８０Ｖ交流自动调压器的控制装置。它可使调压精度提高到工作电压的士１％以内，并在自动调压器输出电压过高或过低时、或出现故障时进行告警。当出现故障或误动作时自动切断调压电动机的电源。     

电视后期制作的附加装置—自动迭化微分触发器

对具备有3台SONY BVU-800P(录象机)、两台BVT-800(时基校正器)、1台BVE-800(编辑器)、1台BVS-500(遥控切换器)及1台SEG-1210P(特技发生器)整套设备的专业单位,在电视后期制作中除了可以进行全自动编辑外,还可以进行两种录象素材的各种特技切换。     

用于RS-485通信的差分线性收发器的设计

介绍了一种低功耗RS-485差分线性收发器电路的设计.重点阐述了产生使能信号时的低压检测功能设计,以及接收模块中的迟滞比较特性.电路采用单5V电源,可满足总线上同时驱动32个负载的要求.仿真结果表明:电路总的静态漏电流仅为164μA,发送和接收模块的典型延迟分别为6 ns和12 ns.该电路可广泛应用于高速RS-485通信.     

一种迟滞比较式的FPGA过零检测电路

傅里叶干涉仪中的动镜电机控制系统采用激光干涉的方案测量电机速度,此时需要对干涉信号进行过零检测,已得到速度方向信号.根据迟滞比较器的原理,提出了一种数字过零检测电路的设计方案.该设计有效地解决了过零检测中的抖动等问题,提高了抗干扰性和检测精度.基于FPGA开发环境,研究了两种不同的实现方式来实现该电路,各有其特点,并通过实验测试其工作性能.实验结果证明,该方案结构简单、过零检测准确、工作稳定可靠.     

一种应用于D类音频放大器的CMOS振荡器的设计

文中介绍了一种应用于低D类音频功放的CMOS振荡器结构设计,用于对音频信号的调制。振荡器采用内部正反馈的迟滞比较器设计,大大降低了电源电压和环境温度对CMOS振荡器振荡频率的影响。理论分析及仿真结果表明,此CMOS振荡器具有较高的频率稳定性。     

一种自适应迟滞性比较器的设计

设计了一种由滤波器和迟滞比较器构成的传输频率信号电路。设计使用滤波器将输入信号改变适当的相位作为迟滞比较器标准端的信号,而原信号输入比较器的另一端。那么由于迟滞比较器标准端的电压同时随输入信号改变。电路对不同的信号有一定的适应能力。即对不同的输入信号,不需要另外确定标准端的电压。简化了电路,提高了可靠性。同时滤波器的加入使电路同时获得频率选择的能力。仿真证明了电路的可行性。     

低频信号发生器的设计

信号发生器广泛应用于电子工程、通信工程、自动控制、遥测控制、测量仪器、仪表和计算机等技术领域.采用集成运放和分立元件相结合的方式,利用迟滞比较器电路产生方波信号,以及充分利用差分电路进行电路转换,从而设计出一个能变换出三角波、正弦波、方波的简易信号发生器.通过对电路分析,确定了元器件的参数,并利用Multisim软件仿真电路的理想输出结果,克服了设计低频信号发生器电路方面存在的技术难题,使得设计的低频信号发生器结构简单,实现方便.该设计可产生低于10 Hz的各波形输出,并已应用于实验操作.     

0.6μm CMOS工艺迟滞比较器的失配分析

本文对一个采用0.6μm CMOS工艺的迟滞比较器的失配性能进行了理论分析,探讨了关键部件的尺寸失配对该比较器迟滞性能的影响.Hspice仿真证明了理论分析的正确性;Monte Carlo仿真进一步分析了该比较器性能对失配参数的敏感性.本文的工作为今后的抗失配设计改进提供了方向.     

可用于Class D的电流反馈比较器设计

设计一款可用于Class D的比较器。在考虑抗噪能力和分辨率的情况下,引入2路电流反馈,提高抗噪能力,从而可以提高分辨率。采用HHNEC BCD035工艺对该调制器进行电路级设计并用Cadence仿真,该电路可抑制输出电压的错误跳变,失调电压为0.2 mV,增益为38.42 dB,3 dB带宽达到20 MHz,满足高速率要求。     

换流站地震监测系统的研究

为了加强对云南新松换流站的防震减灾保护措施，避免地震造成重大安全经济损失，需要进行地震实时监测，为此设计一款地震监测系统，通过对布置在换流站交流场、滤波场、直流场及自由场等区域13个型号为AC-23加速度计的地震信号实时采集和算法处理，当地震信号超过设定0.01ｇ触发阈值及以上时依据结果进行地震应急处置并发送地震报警， 地震监测系统可进行长期稳定可靠的正常工作，能应用于重大工程地震监测领域。     

一种基于闩锁结构的高速电压比较器

文章结合高速A/D转换器的研究设计了一种新型高速、高精度集成闩锁比较器,针对提高集成闩锁型电压比较器的性能,讨论了比较器失效、速度-功耗优化、时钟反馈噪声等设计问题.该比较器有较高的输入电阻,对高频时钟的反馈噪声有较好的抑制性能,采用"电容中和技术"补偿预放大级带宽后更加适用于高速应用的需要.文中给出了详细的性能分析以及采用PSPICE仿真的模拟结果.     

一款CAN总线收发器芯片的电路设计

文中完成一款应用于CAN总线的收发器芯片的电路设计.重点阐述了该收发器芯片的功能框图及其工作原理,特别是接收模块和过压保护的设计.该电路采用5V电源,驱动总线负载为R=60Ω、C=200pF.仿真结果表明该电路工作时的平均电流为35.7mA,电路总的延迟时间为160ns,具有较好的过压保护功能,可应用于高速CAN总线通讯中.     

适用于D类音频功放的动态迟滞PWM比较器

系统介绍了基于PWM（Pulse Width Modulation）调制的D类音频功率放大器的原理及特点。针对传统比较器迟滞固定的不足,通过引入两路电流反馈,设计了一种新颖的动态迟滞PWM比较器。同等分辨率下,其抗噪声能力远好于传统的比较器。电路的设计基于TSMC 0.6umBCD工艺。Spectre仿真结果表明,在载波以及输出的不同状态下,比较器的迟滞在20mV与80mV之间切换,并且其增益高达79dB,单位增益带宽大于10MHz。     

用于D类音频功放的动态迟滞PWM比较器

系统介绍了基于PWM(Pulse Width Modulation)调制的D类音频功率放大器的原理及特点.针对传统比较器迟滞固定的不足,通过引入两路电流反馈,设计了一种新颖的动态迟滞PWM比较器.同等分辨率下,其抗噪声能力远好于传统的比较器.电路设计基于TSMC0.6Vxn BCD工艺.Spectre仿真结果表明,在载波以及输出的不同状态下,比较器的迟滞在20mV与80mV之间切换,其增益高达79dB,单位增益带宽大干10MHz.