AVS解码中反量化的FPGA实现

对AVS反量化算法模块进行分析,结合AVS反量化的算法特点,提出了使用较少存储空间来存储量化表数据的方法.通过编写VHDL以实现优化后的AVS解码中反量化的算法,利用FPGA开发工具ISE7.1和仿真工具ModelSim SE 6.0,完成了AVS反量化的FPGA设计与实现.证明了算法实现的正确性.     

基于FPGA的AVS熵解码模块的设计与实现

提出了一种适用于AVS的熵解码模块的VKSI实现方案。针对解码速度、实现复杂度及系统模块间的协作问题，给出了一种减少解码时间和系统资源占用的硬件实现方法。     

基于AVS标准整数反变换的硬件设计研究

对基于AVS标准整数反变换的硬件系统设计进行了研究.系统采用两个子模块A和一个子模块B构成,通过模块复用,实现了流水线结构的一维整数反变换核的运算与设计,明显降低了硬件系统的复杂度.在保证系统运算速度情况下,采用两个一维反变换核和2个32×16的单口SRAM,通过优化控制RAM的地址,完成转置变换,使系统模块在40个时钟周期内可完成一个8×8数据块的变换.在同等速度下与传统设计相比,系统节省面积约60%.     

AVS解码器基于SystemC的实现

介绍了AVS视频编解码标准的关键技术和新一代硬件设计语言SystemC的特点以及利用SystemC进行软硬件协同设计的方法，并在此基础上介绍了AVS视频解码器基于SystemC的设计和实现。     

AVS变换域降分辨率快速算法

研究了AVS变换域降分辨率算法,给出一个与8点整数DCT变换相对应的4点整数DCT变换核,并据此导出变换域降分辨率的快速算法.实验仿真表明,算法与时域线性内插降采样相比能够显著降低运算复杂度,视频效果也表现良好.     

高速率AVS整数变换的汇编实现与优化

简要介绍了AVS视频编码中耗时较长的整数变换部分,深入分析了不同的算法模式,分别应用MMX,SSE2和侧重乘法操作的SSE2等单指令多数据技术对AVS整数变换的关键算法模块进行优化.实验结果表明:3种优化方法均提高了整数变换的编码速率,性能最优的SSE2优化算法比未优化时的编码速度提高了约6-3倍,单次变换平均时延减少到0.5 ms以内.     

基于众核处理器的AVS并行解码器的设计与实现

众核处理器的并行计算为AVS并行解码器的实现提供了基础,提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。使用Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。     

基于Tilera众核处理器的AVS并行解码器的设计与实现

众核处理器的并行计算为AVS并行解码器的实现提供了基础,本文提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行。本文使用的是Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化。实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码。     

基于AVS的变换域帧内转码研究

根据MPEG-2与先进音视频编码（AVS,Advanced Coding of Audio and Video）标准在帧内预测中的不同点,介绍了一种基于变换域的帧内预测转码算法。新算法提出一种新的变换域转码结构,通过矩阵变换计算出AVS帧内预测的各种模式所对应的离散余弦变换（DCT,Discrete Cosine Transform）预测矩阵,推导出DCT域到AVS整数变换域的系数转换矩阵,同时给出DCT域内预测矩阵转换所需的运算量。实验结果表明,提出的帧内预测转换方法可以使计算复杂度降低50%,达到实时转码的要求。     

适于AVS视频解码器的可配置存储器设计

设计了一种适用于AVS视频解码器的可配置存储器,可工作在5种不同的模式,主要应用于反扫描、反量化及反变换模块,既可用来进行反扫描中的数据移动、反变换器所需的转置操作,又可用来存储中间结果,将反扫描、反量化和反变换合并为一个流水线单元并行处理.该设计省去了存储中间结果所需的大量存储器,加快了处理速度,满足高清视频的处理要...     

基于AVS视频标准的熵编码器的FPGA设计

AVS视频标准中的熵编码部分是将语法元素与量化系数进行Exb-Golomb编码与存储的重要环节。为了进一步提高熵编码器的效率,本文采用了一种检测＂哥伦布首位1＂的FPGA实现算法,用（run,level）联合坐标寻址查找2D-VLC码表,并用FIFO进行暂存和输出码流的方法,降低了运算量以及硬件资源,提高了运行速度。该Exb-Golomb熵编码器已通过RTL（Register Transfer Level）级仿真和综合,占用硬件资源LUT6359门,相比其他同类设计的AVS熵编码器,大大减少了硬件资源的占用。     

AVS编码变换量化和扫描硬件设计与实现

本文提出了满足AVS实时高清视频编码的变换、量化、反量化、反变换和扫描的硬件设计方案.该设计方案以宏块为单位进行操作,通过采用乒乓操作和流水线技术,提供了高性能的并行数据处理能力.本文根据AVS变换和反变换的特点,设计了RAM行列存储器,实现高速并行转置,同时,提出了利用RAM实现并行扫描的方法及其结构,提供高数据吞吐...     

结构相似度在AVS帧间模式选择中的应用

传统的音视频编码标准(AVS)率失真优化(RDO)算法在帧间模式选择中使用偏差平方和(SSD)作为失真度量,不能很好符合人的主观视觉,而最近提出的结构相似度(SSIM)图像质量评价方法更符合人眼视觉系统(HVS)的特性.为了有效地提高编码效率,本文将SSIM引入拉格朗日代价函数,对失真度量的表示进行修正,并在大量实验的...     

基于AVS2的色度扩展视频编码的设计和实现

色度扩展视频编码是当前视频编码领域的一个热点研究课题。该文提出基于AVS2平台的色度扩展视频帧内编码的实现方案。仿444/422编码方案通过将输入图像中的色度分量下采样后,使用原有的420方式进行编码,以实现444/422编码。进一步,该文将帧内预测及环路滤波等编码模块无缝扩展到相应的444/422格式,实现444/422帧内预测编码。实验结果表明,对444格式和422格式序列,在高码率的情况下444/422帧内预测编码与仿444/422编码相比,U/V平均BD-rate的减少分别为31.44%/31.72%和18.85%/19.3%,而Y分量平均BD-rate的增加仅为0.5%。其中422色度帧内预测过程的算法优化减少Y/U/V BD-rate最高可达5.66%。与HEVC RExt编码相比,在低码率时,444/422帧内预测编码取得了更好或相近的编码性能。     

FPGA实现AVS编码器P帧全过程

以数字音视频编码技术标准(Audio Video coding Standard,AVS)为依据,通过对该算法全过程的分析,并结合FPGA硬件平台的结构特点,设计了预测、DCT变换和反DCT变换、量化和反量化、熵编码的全过程。利用FPGA开发工具ISE10.1和仿真工具ModelSim SE 6.2b,并通过Xilinx公司xc5vlx110t-1ff1136平台验证,完成了AVS编码标准P帧从设计到实现的全过程。填补了AVS编码器P帧在FPGA上未实现的空白,同时促进了AVS在FPGA上的发展,并对AVS+和AVS 2发展起到关键性作用。     

一种高效的AVS自适应环路滤波器硬件设计

提出了一种高效的AVS自适应环路滤波器的结构设计。滤波器设计了5级流水线结构,通过优化滤波顺序,合理地安排片上存储空间,大大缩短了处理一个宏块的周期。提出的设计结构,处理一个宏块只需要112个周期。实验表明,使用0.18μm SMIC CMOS库,在125 MHz频率下综合,所提出的结构只需20.7千门,可以被用于AVS高清视频的实时滤波处理。     

AVS环路滤波器的VLSI设计与实现

设计并实现了一种适用于AVS高清解码器的环路滤波器。该结构利用将水平边和竖直边相邻块数据分开存储的方法,以及流水线的滤波操作,加快了环路滤波器的处理速度,提高了工作频率。利用片内SRAM部分数据自更新的方法,减少了数据的传输。该VLSI实现采用0.18μm CMOS工艺综合的最高工作频率为167 MHz,电路规模约36 k等效逻辑门(含片内SRAM)。仿真结果显示,设计的环路滤波器能够对AVS高清视频(1 280×720 60帧/s)进行实时的环路滤波。该环路滤波器可用于AVS高清实时解码器芯片中。