双平衡混频器设计与研究

在射频电路的前端,混频器是实现频谱搬移的重要器件,是十分重要的模块。采用Win公司砷化镓工艺,设计了一款二极管双平衡混频器,其中巴伦采用平面螺旋式结构,用ADS软件进行各部分电路设计、仿真,从功能仿真图中看到输出信号的频谱中有需要的中频频率成分,验证了混频器频谱搬移的功能,在所设计的频段耦合度和隔离度能够满足要求。其中射频端口和本振端口的频率为0.8~1.2 GHz,中频频率DC~300 MHz,变频损耗8~10 dB,噪声系数9 dB左右,芯片面积0.9 mm×1 mm。     

一种2.4GHz 0.35μm CMOS Gilbert下变频器

利用0.35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器.其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2.452GHz,2.45GHz和2MHz.测试表明:在3.3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为-11dBm.     

一种2.4GHz 0.35μm CMOS Gilbert下变频器

利用0.35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器．其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2.452GHz,2.45GHz和2MHz．测试表明：在3.3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为－11dBm．     

2.4GHz 0.35μm CMOS Gilbert下变频器

利用0 35μm CMOS工艺实现了一种用于低中频接收机的Gilbert型下变频器.其中,混频器的输出级采用折叠级联输出,射频信号、本振信号和中频信号的频率分别为2 452GHz,2 45GHz和2MHz.测试表明:在3 3V电源电压条件下,整个混频器电路消耗的电流约为4mA,转换增益超过6dB,输入1dB压缩点约为-11dBm.     

基于F1596的乘积型混频器电路设计与实现

针对混频器在接收机电路中的重要性,设计实现了一种基于F1596的乘积型混频器电路。为使该电路能够输出频率稳定的信号,在电路设计中采用鉴频器取样控制VCO产生的本振信号,使该电路具有频谱纯净、失真度小、输出稳定等优点,满足了接收机混频器的使用要求。     

用于无线通信的CDMA/FM下变频混频器RF2456

1概述 在便携式通信设备(如蜂窝电话和数字无绳电话)中,往往需要各类混频器作频率变换.如图1所示的CDMA移动通信射频接收模块便包括了高频混频器.混频器是具有混频作用的非线性器件,它利用器件的非线性特性将不同频率的输入射频信号(RF)与本振信号(LO)进行叠加,得到它们的和频与差频以及其它谐波的和频与差频信号,然后由检波器取出所需要的频率并输出(IF).它是移动通信电路中的一个重要部件,可完成频率变换,因而被广泛用于各种通信设备中.本文介绍了专为蜂窝电话、FM、PCS、GPS、CDMA移动通讯系统的前端应用而设计的下变频混频器RF2456电路的特点、管脚排列、电气特性和应用线路.RF2456电路的中频输出包括CDMA部分和FM部分.     

移相型三厘米波段镜像抑制混频器

<正>镜像抑制混频器是通讯和其它电子系统中不可缺少的部件之一.一般达到镜像抑制的方法有两种,在混频器信号输入端设置带通滤波器(或带阻滤波器);另一种是在混频器设计中利用相位关系来区分中频输出是真正射频或镜频干扰信号,使有用中频信号输入到接收机,而镜像信号产生的干扰信号消耗或反射在匹配负载上.前者设计较简单,仅适用于高中频系统;但对工作频带较宽、频率捷变和低中频接收机系统就不适用.因此就只能采用后者,亦即移相型双平衡电路结构.     

Maxim频器的热管理设计

目前,大多数基站接收部分都采用双天线分集接收,因此接收部分需要单片双通道混频器或双片单通道混频器完成接收信号的射频到中频变频。发送器采用零中频或高中频结构,但大功率PA（功率放大器）为了保证线性输出,必须将PA输出的射频信号转换成中频信号后,再进行数字处理．以补偿PA的非线性．因此,还需要一片单通道混频器。其原理框图如图1所示,混频器为图1中的阴影部分。     

Maxim混频器的热管理设计

目前,大多数基站接收部分都采用双天线分集接收,因此接收部分需要单片双通道混频器或双片单通道混频器完成接收信号的射频到中频变频.发送器采用零中频或高中频结构,但大功率PA(功率放大器)为了保证线性输出,必须将PA输出的射频信号转换成中频信号后,再进行数字处理,以补偿PA的非线性,因此,还需要一片单通道混频器.其原理框图如网1所示,混频器为图1中的阴影部分.     

ETC系统中路侧单元下行链路的频谱特性研究

文章介绍了一种采用ADS软件数据流仿真获得射频电路频谱特性的方法，并采用该方法对ETC系统中路侧单元下行链路的频谱特性进行了分析，详细讨论了影响输出信号带外杂散电平的因素，给出了满足国标频谱模板的射频电路合理设计方法即中频调制法，通过解调信号与原信号对比一致性验证了该方法的正确性。该方法虽然稍微增加了射频电路的硬件成本，但给出的射频电路性能指标优异，可有效降低杂散发射电平及对临近信道的干扰，并且工程易实现。     

0.1 THz鳍线单平衡式基波混频电路研究

研究了一种基于石英基片的0.1 THz频段的鳍线单平衡混频电路,混频电路的射频和本振信号分别从WR10标准波导端口通过波导单面鳍线微带过渡和波导微带探针过渡输入,中频信号通过本振中频双工器输出。这是一种新型的混频电路形式,与传统的W波段混频器相比,混频电路可以省略一个复杂的W波段滤波器,具有电路设计简单、安装方便的特点。该电路使用两只肖特基二极管通过倒装焊工艺粘结在厚度为75 m的石英基片上,石英基片相对传统基板,可以极大提高电路加工精度。在固定50 MHz中频信号时,射频90~110 GHz范围内,0.1 THz混频器单边带变频损耗小于9 dB。     

基于ADS的S波段微带混频器的设计与仿真

首先阐述了微带单平衡混频器的工作原理,然后利用ADS软件设计了一个工作在S波段的微带无源下变频混频器,运用s参数及谐波平衡分析法对该混频器进行设计仿真。混频器射频输入信号为3 250MHz,本振信号为4 150MHz,输出中频信号为900MHz。由仿真结果验证方法的可行性,而且利用ADS进行微波电路仿真,具有周期短,开发成本低,性能优良等特点。     

20GHz镜频抑制谐波混频器

镜频抑制混频器能有效地抑制镜像频率,提高雷达和通信系统的抗干扰能力。介绍了一个20 GHz二次谐波镜频抑制混频器的设计与制作,该镜频抑制混频器采用两个相同的二次谐波混频器做为两路混频单元,两路射频输入和中频输出分别用90°的功分器/合路器与两路混频器相连,本征用威尔金森功分器等幅同相输入两路混频。借助于90°的功分器,两路混频器的镜频产物在中频90°合路器的输出端口反相抵消,有用中频在90°合路器的输出端口同相叠加。利用ADS和HFSS对该混频器进行了仿真设计,并对实际电路进行了加工测试。经测试,当中频固定在400 MHz时,射频在20～21 GHz内变频损耗小于10 dB,镜频抑制大于20 dB。     

混频器的ADS优化设计与仿真

在射频系统中,混频器可以将较高频率的输入信号变换为较低频率的输出信号,以便对信号进行后续的调整和处理,一般通过混频二极管实现频率的变换。文章主要采用ADS软件对接收电路中的混频部分进行性能上的优化设计,运用软件的HARMONICBALANCE仿真器中的参数扫描（Sweep）功能和扫描控制器进行仿真,得到三阶交调图和最理...     

用于超宽带无线通信系统的CMOS射频混频器的设计

基于射频CMOS集成电路技术,设计出用于超宽带无线通信系统的CMOS下变频器。讨论了利用电容电感网络进行窄带电路阻抗匹配和电阻网络进行宽带电路阻抗匹配的思想和方法。调用SMIC的0．25μm射频工艺库在HSPICE仿真平台上对混频器电路进行了仿真,并对输出信号进行了频谱分析,仿真了该电路的关键技术参数。模拟结果和仿真参数验证了该混频器电路的正确性和可实现性。     

一种优异温度稳定性Ka波段上变频放大模块

研究了Ka波段变频放大电路的设计及其温度补偿技术,分析了上变频放大模块的基本原理,分别对射频增益及检波电压进行了温度补偿,提出了一种优异温度稳定性、高线性度、高增益稳定性的总体设计方案。该变频放大模块由放大电路、温补电路、混频电路、滤波电路及功率放大器等单元电路组成。运用Agilent ADS软件完成了模块的整体电路设计。同时,介绍了一种基于场仿真软件和实测相结合的方法,建立毫米波多芯片组件中互连的键合线模型,将键合线的寄生电感融入了上变频放大模块电路设计中,显著提高键合线互连电路的频率响应。采用多芯片组装工艺制作了高性能的变频放大模块,实现了在Ka波段输出功率＞于30.6 dBm,全温范围功率波动＜0.8 dB,全温检波电压指示波动＜0.2 V,测试结果与仿真结果一致。     

基于GP2015的GPS射频前端电路ADS优化设计

根据“超外差”结构设计了一种以GP2015为核心的GPS射频前端接收电路,混频级数设计为3级,混频输出的中频信号进行多次优化滤波。首先利用ADS2008系统建模和行为级功能仿真验证系统可行性,其次选择合适的低噪声放大器对射频信号进行放大,提高了接收机的接收灵敏度,最后对PCB板的线宽进行阻抗匹配、电路制作及电路滤波优化。测试结果表明,该电路成功地实现了射频信号的下变频及接收,输出信号功率达到-3.3 dBm,镜像抑制能力达到37 dB。     

A Novel Circuit Architecture for High Performance of High-order Subharmonic Mixers

A novel circuit architecture for high performance of high-order subharmonic (SH) mixers is proposed in this paper. According to the specified harmonic mixing order, one or more mixer diodes sub-arrays and corresponding power divider as well as phase shift network for RF and LO signals are arranged in the circuit. This proposed SH mixer circuit has improved conversion loss, wide dynamic range and high port isolation for high-order SH mixers. By phase cancellation of idle frequencies, the proposed SH mixer circuit can eliminate complicated design procedure of idle frequency circuits; by phase cancellation of leakage LO power to RF and IF port, and leakage RF power to LO port, the mixer circuit can get high port isolation in LO-IF/RF and RF-LO. The increased antiparallel diode pairs in each sub-array will also lead to well performance by lowering effective series resistance. The proposed SH mixer circuit can be easily realized with power divider and phase shift network for RF and LO signals.