一种高频时钟分频电路

本设计提出一种用于对高频时钟进行多级分频的电路,具有低延迟的特点,能满足分频后的时钟和源时钟具有相对同步的相位关系,同时面积相对较优。     

一款高性能时钟驱动器电路的设计

时钟器件芯片可以实现通信网定时同步、时钟产生、时钟恢复和抖动滤除、频率合成和转换、时钟分发和驱动等功能。在系统设计中,选用好的时钟驱动芯片,可以省去系统时钟树设计,既节省空间,又提高系统性能。介绍一款高性能时钟驱动器的集成电路设计方法,主要性能要求有:低传播延时、低输出偏斜、低输出抖动、抗电磁干扰能力、抗ESD能力,一一详述了达到各项要求的设计。     

时钟低摆幅双边沿低功耗触发器的设计

传统的时钟低摆幅触发器由于工作方式和电路结构不够合理,使得电路的结点电容和开关活动性较大,增加了电路的开关功耗.本文通过改进传统的时钟低摆幅触发器的工作方式和电路结构,设计了一种新型的时钟低摆幅双边沿触发器--反馈保持型时钟低摆幅双边沿触发器(Feedback Keeper Low-swing Clock Double-edge-triggered Flip-flop-FK-LSCDFF).模拟结果表明所设计的触发器具有正确的逻辑功能,跟传统的时钟低摆幅双边沿触发器相比,降低近17%的功耗.     

一种具有预驱动电路的低抖动LVDS驱动器

传统LVDS驱动器由于电源不稳定、驱动器与传输线之间阻抗不匹配等不良因素的影响,输出波形会出现抖动,质量下降.在传统LVDS驱动器的基础上,设计了一种新颖的LVDS驱动电路.该电路采用预驱动技术,控制输出电压的翻转和减少总输入电容,输出波形较为平滑.采用0.18μm工艺对电路进行仿真.结果显示,电路输出波形摆幅为0.345 V,输出共模电压为1.17V,总输入电容为72 fF.     

基于MPC92433的高频时钟电路的设计

提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433,基于FPGA的控制,实现4对LVDS信号输出。系统经过测试,输出时钟信号频率达到1 GHz,可以广泛应用到各种数字电路设计中。     

一种高精度温度补偿型实时钟电路

设计了一种与环境温度变化无关、输出时钟频率保持恒定的温度补偿实时钟电路,可实现宽温度范围内(-40~85℃)时钟精度小于±5×10-6,即年累计计时误差小于2.5 min。该电路内置32.768 k Hz音叉型石英晶体振荡器,内置温度传感器可以定时检测器件温度,采用模拟和数字校准等温度补偿的方法可大幅度提高温度补偿精度和范围。该电路出厂时已经完成全温度范围内的温度校准,客户可直接使用。     

一种开关电流电路时钟馈通的补偿技术

提出一种开关电流电路时钟馈通的补偿技术.这种技术可以同时取消误差电流中的常数项和信号关联项.在相同工艺条件下的HSPICE仿真结果表明:文中提出的时钟馈通补偿技术的开关电流存储单元与基本的开关电流存储单元相比,误差电流减小了100倍.     

一种开关电流电路时钟馈通的补偿技术

提出一种开关电流电路时钟馈通的补偿技术.这种技术可以同时取消误差电流中的常数项和信号关联项.在相同工艺条件下的HSPICE仿真结果表明:文中提出的时钟馈通补偿技术的开关电流存储单元与基本的开关电流存储单元相比,误差电流减小了10 0倍.     

一种基于全差分积分器的时钟稳定电路设计

设计了一种用于超高速A/D转换器的时钟稳定电路。利用全差分连续时间积分器将差分时钟信号的占空比量化为电压信号,再通过跨导放大器产生控制电流来调整输出时钟的共模电平,达到调整输出时钟占空比的目的。电路采用0.18 μm标准CMOS工艺进行设计,工作电压为1.8 V,在2 GHz的最高时钟频率下,将占空比为20%~80%的输入时钟信号调整为(50±1)%,输出时钟抖动小于132 fs,具有抑制时钟抖动的能力。     

一种时钟切换电路

本设计提出一种用于切换多路异步时钟的电路,能够避免输出时钟产生毛刺,并且该设计电路结构简单,易于实现和扩展。     

一种用于LVDS驱动器的PLL时钟倍频器的设计

设计了一个结构新颖的3.5倍频锁相环(PLL)倍频器,该电路应用自适应电荷泵和压控振荡器工作频率范围复用技术,调整环路带宽,减小压控振荡器的工作范围.采用1st Silicon 0.25 μm CMOS混合信号工艺仿真.结果表明,PLL倍频器具有较低的噪声和较高的捕获速度.     

一种新型高频感应加热用驱动电路

对于感应加热电源来说,在高频时对逆变器开关管损耗的控制比低频时更为严格,对其上升沿、下降沿的时间也要有更精确的控制,一个好的驱动电路可以很好的减小开关管的开关损耗。文中介绍了一种电流型高频感应加热电源用MOSHFET驱动电路,它结合IXDD414CI芯片进行设计,结构十分简单,工作频率高,时延很小,可靠性好。给出了驱动电路应用于200kHz／50kW电流型逆变器的实验结果,证明这个驱动电路运行状况良好,实用性强。     

一种低电压高频率采用自举电路的BiCMOS驱动电路

本文给出一种适用于低电压、高开关频率升压型DC—DC转换器的BiCMOS驱动电路。该驱动电路采用自举升压技术，它的工作电压最低可达1．5V，在负载电容为60pF条件下，工作频率高达5MHz。文章详细的介绍了此驱动电路设计思想，并且给出最终设计电路。电路基于Samsung AHP615 BiCMOS工艺设计，经Hspice仿真验证达到设计目标。     

一种适于低压高频DC-DC的自举BiCMOS驱动电路

本文给出一种适用于低电压高开关频率升压型DC-DC转换器的BiCMOS驱动电路。该驱动电路采用自举升压技术，工作电压最低可达1．5V，在负载电容为60pF条件下，工作频率高达5MHz。文章详细的介绍了此驱动电路的设计思想，并且给出了最终设计电路。     

一种高频多相时钟发生电路的设计

给出了一种适用于分时采样结构A/D转换器的等间距8相时钟发生电路.介绍了延迟锁相环(DLL)的结构,给出了每一模块的具体模型并加以分析.在0.18 μm标准CMOS工艺和1.8V电源电压下,对电路进行了模拟仿真.仿真结果显示,在1.25 GHz的参考输入频率下,DLL输入每相延迟100 ps,锁定时间6.48 ns,总功耗为79 mW.     

高精度差动放大器AD620构成的四频差动激光陀螺数字稳频系统

为提高光强差稳频精度,采用高精度差动放大器AD620放大微弱光强差信号,利用微控制器TMS320LF2407DSP构建了一套实用四频差动激光陀螺的稳频系统.系统核心采用PID算法,包括确定工作点、扫模、跳模处理等程序.经反复试验,AD620差分增益G=166时控制精度最佳.测试结果表明,该系统的稳频精度迭10-9量级,完全能满足应用要求.     

LCD驱动控制时钟电路的设计

介绍了一种用于STN LCD（超扭曲液晶显示）驱动控制芯片的时钟产生电路。该电路能方便地实现片内时钟的精确产生,其特点为片内产生基准电压源。振荡频率在一定的范围内与电源电压无关,可满足移动通信的需要。该电路有一定的温度补偿功能,输出矩形波的占空比可调,并且设有数字开关,可以在需要的时候切断整个电路,使该模块的功耗降为零。     

一种采用LC谐振电路的高频差分有源电感

提出了一种采用LC并联谐振电路的新型差分有源电感,实现了宽的工作频带、高的Q值、较大的电感值和可调谐功能.采用无源电感和MOS晶体管可变电容构成LC谐振电路,减小了等效串联电阻和等效并联电容,在增大电感值、Q值的同时,扩大了工作频带.仿真结果表明,在2～7.6 GHz频率范围内,该新型差分有源电感的电感值大于26 nH...     

光纤声光调制器的高频驱动器

光纤声光调制器驱动器作为光纤激光器的重要组成部分,其性能参数对激光品质具有重要影响。该文设计了高频、高功率驱动器方案。该方案通过20²00kHz脉冲信号控制模拟开关实现脉冲信号和150 MHz载波信号的二进制幅度键控(2ASK)调制,调制信号经功率放大器放大,进行阻抗匹配后输出到声光调制器,驱动声光调制器工作。驱动信号的频率为20200kHz脉冲信号控制模拟开关实现脉冲信号和150 MHz载波信号的二进制幅度键控(2ASK)调制,调制信号经功率放大器放大,进行阻抗匹配后输出到声光调制器,驱动声光调制器工作。驱动信号的频率为20²00kHz,功率为3 W。     

用于光隔离IGBT栅驱动芯片的高CMTI差分TIA电路

设计了一种基于0.18μm BCD工艺的全差分TIA电路和光隔离IGBT驱动系统。分析了共模瞬态干扰对光隔离驱动系统的影响,提出了一种可以提高共模瞬态抗扰度(CMTI)的全差分TIA结构。TIA的差分输入端分别接一个遮光的PD和一个透光的PD,TIA的差分输出端做电平比较。只有一个TIA的输入能够接收光信号,产生差分增益,但是共模瞬态在隔离层的干扰却能耦合到TIA的两个输入端,因此共模瞬态的干扰作用将会被差分电路的共模抑制比(CMRR)减弱。且加入了窄脉冲滤波电路可滤掉共模瞬态干扰引起的短脉冲误差信号,进一步提高CMTI。所设计的TIA电路的仿真结果显示,CMRR达到105.4 dB,CMTI可以达到325 kV/μs。