视频时序信号发生器的实现方法

阐述了一种新型视频时序信号发生器的实现方法,并提供了详细的设计结构图.通过软件配置不同的时序描述指令,该发生器中的指令解码器和指令跳转器将时序描述指令解码,产生相应的连续时序信号,包括小尺寸和超大尺寸显示设备的时序信号,以及不规则分辨率的时序信号.视频时序信号发生器可以输出多标准的视频格式,满足各种视频显示格式的要求.     

基于FPGA的相机特殊时序调整系统设计

针对某型特殊时序的红外相机图像需要通过CameraLink图像采集卡进行采集并显示的工程需要,设计了基于FPGA的特殊时序调整及接口适配板卡。采用SignaTap测量红外相机的具体时序,在此基础上根据图像采集卡可以识别的时序对相机输出信号的时序进行调整。采用FPGA内部集成的FIFO模块实现像素时钟的改变和图像数据的存取。采用Verilog语音编程实现有效信号的提取和无效信号的屏蔽以及行、场同步信号的调整等,将特殊时序的相机信号调整为通用CameraLink图像采集卡可以识别的信号时序。试验结果证明,经过处理的图像信号可以由CameraLink采集卡正确采集并显示,显示图像正确、稳定。     

一种OTP存储器片上时序信号产生电路的设计

设计了一种用于OTP存储器的片上时序信号产生电路。由地址变化探测电路和脉冲宽度调整电路组成。地址变化检测电路检测地址信号的变化,再由脉冲宽度调整电路产生一个宽度适中的时序信号,用于内部时序控制。其具有时序信号宽度可控,电路结构简单的特点。电路在TSMC0.18μm工艺下得到验证。     

基于Cadence的DDRⅡ仿真设计

针对DDRⅡ设计中高速信号的完整性和时序匹配问题,使用EDA工具Cadence仿真设计了DDRⅡ存储器的印制板。通过Cadence软件建立DDRⅡ信号拓扑结构、仿真信号的串扰、码间干扰、过冲等与信号质量相关的参数,从仿真波形中可以测量出与信号时序相关的参数,从而计算出信号的时序裕量,并为DDRⅡ信号设置约束进行布线。布线完成后,使用Cadence软件进行板后仿真,验证DDRⅡ信号的完整性和时序关系。并根据仿真结果,总结出部分设计规则。     

嵌入式视频系统中高速信号完整性分析

在高速数字系统设计中,信号完整性（SI）问题以及互连延迟引起的时序问题致关重要。分析了嵌入式视频系统高速数字的信号完整性问题,使用串行端接和分支总线拓扑解决信号完整性问题,通过Protel DXP 2004进行SI仿真验证;并以DM642与SDRAM之间的时序为例,对信号时序进行分析。     

一种抗反辐射导弹诱偏系统时序设计及验证

有源诱偏系统可以极大减小雷达受辐射导弹攻击的概率,其诱饵信号与雷达信号的时序关系是直接影响诱偏效果的关键因素。针对某四点源非相干诱偏系统信号的时序关系做了相关分析,采用了三诱饵信号源覆盖雷达信号合成诱饵信号方法,对四点源信号的时序进行了设计与优化。利用某型号制导雷达的四点源诱偏系统开进行了反辐射效果验证,分析试验数据可知:该四点源时序设计与优化方法有效可行,提高了对反辐射导弹诱偏效果。     

基于FPGA的红外相机时序构造设计

为节省光电跟踪测量设备中红外相机的使用次数和时间,以延长设备的使用年限,设计了基于FPGA的红外相机时序构造系统,产生与相机时序一致的输出信号,在项目调试时代替红外相机为图像处理等后续系统提供数据源。设计采用FPGA编程和SignaTap工具相结合的方法测量项目所用红外相机的真实时序,并形成详细的时序记录文件,在此基础上采用Verilog语言编程,形成与相机时序一致的输出信号,其中包括时钟信号CCDCLK、场同步信号FVAL、行同步信号LVAL及数据有效信号DVAL,相机数据CCDDATA采用渐变数代替。试验中,产生帧频为50Hz,像素时钟为40MHz,靶面尺寸为640×512的相机输出信号,提供给图像传输、图像处理等后续系统作为数据源。实验证明:产生的构造时序信号与相机时序一致,在调试试验中应用状况良好,在项目调试时可以代替红外相机,很大程度地节省了红外相机的开机时间,为项目节约了开发成本,具有较强的工程实践意义。     

逻辑分析仪-从入门到精通讲座(14)逻辑分析仪在时序分析中的应用

1引言在数字信号设计中,信号完整性、时序都是非常重要的概念,往往因为PCB布线不合理或信号处理不当引起时序不满足要求而导致系统异常的案例比     

逻辑分析仪在时序分析中的应用

在数字信号设计中,信号完整性、时序都是非常重要的概念,往往因为PCB布线不合理或信号处理不当引起时序不满足要求而导致系统异常的案例比比皆是,因此正确高效的时序分析就显得尤为重要。本文将讨论如何使用逻辑分析仪的特性和功能来解决一些和时序相关的问题,从而快速、方便地找到设计问题的根源。     

基于FPGA的线阵型CCD驱动电路设计

CCD驱动电路的设计是实现CCD各种设计功能的关键性因素,只有对其驱动信号设计的严格把关,才会进一步保证CCD器件后续工作的开展。分析线阵CCD器件TCD1703C的驱动时序要求,采用QuartusⅡ软件,选用Verilog HDL语言设计了各路驱动时序信号。将程序设计下载到FPGA器件中,通过逻辑分析仪对输出信号进行了波形监测,验证了线阵CCD的驱动时序设计的可行性。将产生的驱动时序信号接入CCD器件,不同光照入射的条件下,CCD在驱动信号的驱动下,正常工作并输出了相应的视频信号。     

一种多进制连续相位调制信号的符号定时跟踪方法

针对多进制连续相位调制信号(MCPFSK)的传输系统,提出一种在相位上提取定时误差的符号定时跟踪方法,并分析定时跟踪环路的特性。根据MCPFSK信号特性,接收端将信号差分、鉴相后,利用多进制信号特性提取定时误差。Matlab仿真结果表明,在加性高斯白噪声信道上,该方法能准确地估算出定时偏差,适用于MCPFSK信号的非相干差分解调系统。     

基于抽取滤波器多相分解的盲自适应符号同步算法

针对软件无线电系统中接收信号采样时钟独立于发送信号时钟的特点,提出了在抽取操作过程中实现符号同步,避免了在基带阶段进行内插操作,以得到多相位信息的做法．利用过抽样信号固有的多相位信息,通过最大似然相位误差捡测算法,调整延时机构,使信号传输延时匹配于延时分枝索引值,实现后续信号抽取输出为最佳采样值．利用级联积分梳状(CIC)滤波器和半带滤波器(HBF)作为抽取滤波器,应用滤波器多相分解算法,降低了系统实现的复杂性和运算量．仿真结果表明,当信号传输延时匹配于延时分枝索引值时,相位误差和延时分枝索引值将趋于稳定．     

基于信号频域特征实现位定时恢复

数字通信系统对接收信号进行采样时,如果存在位定时误差,则会严重影响通信系统的工作性能。而采样信号的变换域相位谱中包含位定时误差信息,只要有效地恢复该误差信息,即可以很好地实现通信系统的位定时同步。在此基础上,对频域检测位定时估值算法的原理和实现过程进行了较详细的描述和分析,最后,针对几种典型信号对算法的性能进行了仿真研究,仿真结果表明,该算法对几种典型信号都有效,具有较广泛的适应性。     

800 Mb/s高速解调器的定时恢复算法及实现研究

针对800 Mb/s高速率数传系统,设计并实现了一种8PSK信号的数字定时同步算法。首先推导出高速数据的Martin Oerder包络平方定时相位误差估计算法的并行实现结构,然后采用FPGA芯片设计实现了定时偏差估计。计算机仿真和硬件实现研究的结果验证了该算法结构在高速数据传输系统下具有良好的估计性能。     

窄带干扰对多载波系统定时同步影响的分析

 S&;C算法是基于数据辅助的常用定时同步算法,该算法仅需要一个训练符号,既可用于定时恢复,也可用于载波频率捕获,额外开销小,广泛应用于多载波通信系统中.一般来说,定时估计的性能会受到干扰(如窄带干扰)的影响.分析了窄带干扰信号对多载波系统定时同步的影响,重点分析了窄带干扰情况下S&;C定时估计器的性能、训练数据的漏警概率和虚警概率.     

一种新颖的CPM信号接收技术

以8CPFSK为例对连续相位调制（CPM）信号的同步技术和解调技术进行研究，并提出一种新颖的解调和同步联合的接收方案。该方案利用了“多符号差分检测”和CPM信号特有的相位特性，反馈地修正同步误差。仿真结果表明使用该方案不但能简便准确地同步信号接收。而且能大幅度提高连续相位调制信号的误码性能。     

一种TDS-OFDM接收机的定时同步算法

提出了TDS-OFDM接收机中一种结合PN序列相位捕获的定时同步算法.利用本地PN与接收数据的相关特性,通过相关峰值检测快速提取定时误差信息完成定时同步,并且提出了能纠正较大采样偏移的小数因子补偿结构.仿真表明该算法在保证较好的同步性能前提下,能对抗较大的采样偏和残留频偏.     

基于多通道数据融合的跳频信号频率跳变时刻估计算法

针对低信噪比条件下宽带高速跳频信号的参数估计问题,提出一种多通道数据融合跳频信号频率跳变时刻估计算法。该算法利用无盲区数字信道化预处理实现宽带跳频信号的全概率、全盲接收,通过数据融合得到一路包含全部频率跳变信息的参考信号,并利用该参考信号进行最大似然估计得到频率跳变时刻精确估计值。给出了所提出跳变时刻估计算法的Cramer-Rao下界并进行实验仿真。理论推导和仿真结果表明:针对一定的输入信噪比,适当选择信道化数和估计时间可实现较高的估计精度。在0dB信噪比条件下,采用16通道数字信道化处理,估计方差小于10-3。      

基于PAM分解的高阶部分响应CPM信号盲定时同步算法

针对高阶部分响应连续相位调制(CPM)信号盲定时同步中存在定时精度较低以及容易出现假锁等问题,该文从脉冲幅度调制(PAM)分解的角度出发,设计了一种新的适用于高阶部分响应CPM信号的定时同步器结构,并在此基础上结合基于马尔科夫链模型的定时假锁检测方法,提出了一种适用于高阶部分响应CPM信号的盲定时同步算法.该算法通过对CPM信号的PAM脉冲进行优化处理,有效减少了匹配滤波器以及网格状态的数目,同时使用辅助定时误差检测器和假锁检测器来实时监测假锁现象.理论分析和仿真结果表明,对于四阶部分响应CPM信号,在低信噪比并存在较大初始定时误差条件下,该算法也能够实现精确快速的定时同步.