基于0.13μm CMOS技术的超宽带低噪放大器设计

针对信号频段为3.1～10.6GHz的超宽带系统射频前端,提出一种基于0.13μm CMOS技术的低噪声放大器设计与实现.该放大器采用两级结构,通过第一级单端型电阻反馈和第二级单端转差分型电压缓冲器的级联设计,在获得足够的信号功率增益的同时,能够实现超宽带范围内的输入匹配.整体电路仿真结果表明:在3.1～10.6GHz的工作频段,电压增益为23.2dB,输入回波损耗小于-13dB.在6GHz时噪声系数最小值为2.4dB,最大值为2.7dB,输入三阶交调截取点(IIP3)为-11.9dBm.在1.2V电源电压下,该低噪声放大器功耗为12.2mW,芯片面积为0.32mm2.     

400MHz～2.4GHz宽带低噪声放大器设计

采用0.15μm砷化镓赝配高电子迁移率晶体管工艺,设计一款频率400 MHz~2.4GHz宽带低噪声放大器。采用两级级联结构,将前级放大器的输入阻抗匹配到最佳噪声阻抗得到最小噪声;后级放大器采用负反馈结构得到较宽的工作频带;级间引入失配补偿方法,即在晶体管增益滚降处引入高频增益,使得放大器工作频带拓宽,提高带内平坦度。仿真结果表明,该低噪声放大器工作频率为400 MHz~2.4GHz,频带内噪声系数为1dB,增益为34dB,增益平坦度为3.1dB,回波损耗优于-10dB,满足了低噪声、超宽带和高平坦度的要求。     

一款用于超宽带接收系统的3 GHz-5 GHz低噪声放大器

设计了一种基于共源结构的两级级联超宽带低噪声放大器.该低噪声放大器采用了源端电感和四分之一阻抗变换器,在不恶化电路噪声系数的情况下具有较好的输入匹配.通过使用GaAs赝调制掺杂异质结场效应晶体管( pHEMT)器件,在PCB板上实现了低噪声放大器的加工,加工测试结果与原理图仿真结果基本符合.测试结果表明,该低噪声放大器的增益达到12±1.5 dB,最小噪声系数为1.8 dB,输入输出匹配结果良好.     

一种平坦高增益的宽带低噪声放大器设计

针对宽带低噪声放大器带宽内增益波动性大的问题,设计一种平坦高增益的宽带低噪声放大器。采用两级放大器级联形式,在第一级放大电路中引入负反馈电路,设计ATF-54143的偏置电路并分析其稳定性。在两级放大电路之间添加增益补偿网络,改善宽带低噪声放大器的阻抗匹配和增益平坦度。仿真结果表明,在0.9~2.5GHz频率范围内,该宽带低噪声放大器的增益为(30.0±0.3)dB,噪声系数小于1.5dB,输入、输出反射系数均小于-10dB,达到设计要求。在误差允许范围内,实物测试结果与仿真结果相符合。     

CMOS 3～5GHz超宽带低噪声放大器的设计

设计了一个应用于超宽带(UWB)系统的3~5 GHz超宽带低噪声放大器.电路由二阶切比雪夫滤波器,电阻并联反馈,两级共源共栅结构,源级跟随器组成.低噪声放大器采用0.18 mCMOS工艺进行设计,利用ADS 2006 A进行仿真.结果表明,低噪声放大器在3~5 GHz带宽范围内噪声系数(NF)小于2dB,功率增益在23.9~24.8 dB之间,输入端口反射系数小于-10dB,输出端口反射系数小于-15dB,IIP3为-11dBm在1.8 V的电源电压下,核心电路功耗为10 mW.     

网红带货直播:演变过程、运行逻辑与文化反思

基于65 nm CMOS工艺,设计了一款工作频率为33～48 GHz的毫米波宽带低噪声放大器。采用两级共源共栅(cascode)结构,使用噪声减小技术优化了噪声系数,并运用错峰匹配网络提高了低噪声放大器的增益平坦度并扩展带宽。测试实验表明,该款低噪声放大器的1dB带宽为35～45 GHz, 3dB带宽为33～48 GHz,最大增益为20.6 dB,电路直流功耗为24.8 mW,最小噪声系数为4.2 dB。     

运用串联反馈技术设计S波段低噪声放大器

介绍了S波段低噪声放大器(LNA)的设计原理,阐述了利用电感串联反馈技术来实现放大器的噪声系数和输入匹配相互矛盾的两方面达到较好的折中,使得电路的结果达到最优。电路在Agilent公司的射频设计软件ADS2003进行仿真和优化,仿真结果是低噪声放大器在2.44GHz的工作频率下,增益G>11dB,噪声系数NF<1.3.     

基于ADS的2GHz低噪声放大器设计

该文根据对晶体管结构和低噪声放大器原理的分析,利用ADS软件设计了一个低噪声放大器。通过采用HBT晶体管,设计偏置电路、负反馈电路和输入输出匹配电路,实现在2GHz频率下,低噪声放大器绝对稳定,增益大于13dB,噪声系数低于1．0dB,输出驻波比小于1．3,输入驻波比小于2．5。     

6GHz-6.5GHz低噪声放大器设计

介绍了一种C波段低噪声放大器的设计原理和方法,并给出了设计结果和测试结果。为了达到较高的增益和较好的增益平坦度,采用两级级联加一级单片放大的结构,利用Designer V2仿真优化功能设计了输入、输出及级间匹配电路。最后设计的放大器在6GHz-6.5GHz范围内增益48.47±0.4dB,噪声系数小于1.2dB,输入驻波比小于2,输出驻波比小于1.5。该LNA模块的试验测试结果和设计符合很好。     

基于噪声抵消的有源匹配SiGe HBT低噪声放大器设计

基于Jazz 0.35μm SiGe工艺,设计了一种满足2G、3G和WIMAX标准的有源匹配SiGe HBT低噪声放大器.利用共基极晶体管输入阻抗小和共集电极晶体管输出阻抗较小的特点,通过选取晶体管的结构和偏置电流,实现了输入、输出有源阻抗匹配.由于未采用占芯片面积大的电感,减少了芯片面积,芯片面积(含焊盘)仅为0.33mm×0.31 mm;由于共基极晶体管的噪声系数比共射极晶体管的噪声系数高,采用噪声抵消结构减少了其引入噪声.低噪声放大器在(0.6～3)GHz工作频带内,增益为17.8～19.2 dB,增益平坦度为±0.7 dB;有源输入、输出匹配良好;在整个频段内,无条件稳定.     

20~26 GHz硅基氮化镓可变增益低噪声放大器

基于100 nm硅基氮化镓(GaN)工艺,本文设计并实现了一款工作频段为20～26 GHz且增益平坦的可变增益低噪声放大器(VGLNA).该放大器采用三级共源级级联来实现高增益,并通过调节第二、第三级的栅极偏置实现增益控制.测试结果表明,该放大器在工作频段内实现了超过20 dB的增益可变范围和±1.5 dB的增益平坦度,在增益可变范围内功耗为126 mW至413 mW.在最大增益状态下,该放大器在整个频段内可实现大于20 dB的小信号增益且噪声系数(NF)为2.95 dB至3.5 dB,平均输出1dB压缩点(OP1dB)约为14.5 dBm.该芯片的面积为2 mm~2.     

3～6GHz SiGe HBT Cascode低噪声放大器的设计

基于Jazz 0.35μm SiGe工艺设计一款满足UWB和IEEE802.11a标准的低噪声放大器.采用并联电感峰化技术与Cascode结构来展宽带宽;完成了芯片版图的设计,芯片面积为1.16 mm×0.78 mm;在带宽为3～6 GHz范围内,最大增益为26.9 dB,增益平坦度为±0.9 dB.放大器的输入输出匹配良好,其回波损耗S11和S22均小于-10dB,输入与输出驻波比小于1.5,1 dB压缩点为-22.9 dBm.在整个频段内,放大器无条件稳定.     

无螺旋电感的小面积SiGe HBT宽带低噪声放大器

设计了一款无螺旋电感的1~6 GHz频段的小面积高性能SiGe HBT宽带低噪声放大器(wideband low noise amplifier,WLNA).采用具有优良阻抗匹配特性的共基放大器作为输入级,并采用噪声抵消技术抵消其噪声达到输入噪声匹配;共射放大器作为输出级,有源电感替代螺旋电感实现电感峰化技术来扩展频带宽度、提高增益的平坦度.基于Jazz 0.35μm SiGe BiCMOS工艺,完成了版图设计,WLNA的版图尺寸仅为105μm×115μm,与使用螺旋电感的WLNA相比,芯片面积大大减小.利用安捷伦公司的射频/微波集成电路仿真工具ADS进行了验证.结果表明:该WLNA在1~6 GHz频段内,S21>16 dB,NF<3.5 dB,S11<-10 dB,S22<-10 dB.对于设计应用于射频前端的小面积、低成本、高性能的单片WLNA具有一定的指导意义.     

利用Volterra级数的低噪声放大器线性增强设计

针对单级宽带低噪声放大器（LNA）非线性难以定量分析以及难以将电路设计与线性指标联合设计的问题,提出利用Volterra级数和双极非线性模型相结合的方法优化电路线性度。该方法从SiGe双极管非线性模型出发,提取影响线性度的模型参数,并利用维塔里级数和双极管非线性模型导出器件非线性传输函数,推演出其与IIP3的相互关系,量化各个参数的非线性比重,提出优化线性度的电路设计方法。研究结果表明,在1.5-20GHz的宽频工作频带下,单级低噪声放大器的输入和输出均可实现良好的匹配（<-10dB）,达到16dB的增益,噪声系数在整个频带下小于3.6dB,IIP3可达-7.73dBm。     

低噪声放大器的ADS设计与仿真

利用ADS仿真软件设计低噪声放大器的方法及主要步骤,使用ADS器件库中的sp模型,重点进行了输入和输出匹配电路的设计.低噪声放大器工作在L波段,噪声系数小于1.8dB,增益大于13dB.通过设计可以看出,利用ADS进行微波电路仿真,可以很方便的得出最佳电路设计,指标完全符合规定值.     

CMOS低噪声放大器Miller效应分析与噪声优化

根据反馈分解理论将晶体管栅漏电容分解等效到放大器输入输出两端,研究了栅漏电容对低噪声放大器(LNA)输入阻抗和噪声系数的影响.基于分析结果对阻抗及噪声公式进行了修正,提出功耗约束条件下的LNA噪声优化方法.设计的2.4 GHz LNA基于中芯国际(SMIC) 0.18 μm RF CMOS工艺,版图后仿结果表明：在1.2 V的工作电压下,该低噪声放大器直流功耗仅为2.4 mW,噪声系数为1.0 dB,功率增益为16.3 dB,输入输出反射损耗均小于-22 dB,三阶互调点IIP3为-3.2 dBm.相比已有的设计,根据修正公式设计的LNA在功耗、输入阻抗匹配、噪声系数等性能指标上有较大的改善.     

限幅自保护高温超导接收机前端研究

提出了一种新型的、具有限幅自保护功能的新型高温超导高性能接收机前端系统方案。采用将高温超导限幅滤波器前置于低噪放进行混合集成,利用高温超导限幅滤波器优异的滤波和限幅特性实现同时具有高灵敏度和自保护功能的接收机前端。实验结果表明该滤波器可以有效地保护后端的低噪放不被烧毁或阻塞。采用超导-常规电路混合集成工艺研制而成的限幅自保护高温超导接收机前端具有优异的接收灵敏度,总噪声系数小于0.7 dB。     

一种低功耗CMOS并行双频低噪声放大器

基于SMIC 0.18μm 1P6M CMOS工艺,设计实现了一种低功耗单端输入转差分输出的并行双频低噪声放大器。采用带有源级电感负反馈的共源共栅结构,在功耗限制下在双频段对输入阻抗和噪声性能同时进行优化,实现并行接收,并具有单端输入转差分输出的功能。该低噪声放大器核心电路尺寸为450μm×350μm。仿真表明,低噪声放大器(LNA)在1.227GHz和1.575GHz工作频率处的输入回波损耗分别为-11.61dB和-12dB,功率增益分别为14.67dB和12.68dB,噪声系数分别为2.3dB和2.53dB,输入l dB压缩点分别为-18.5dBm和-14.5dBm。在1.8V电源电压下,功耗仅为8.4mW,可用于航空航天领域的电子系统中。     

改善放大器噪声性能的SiGe HBT几何参数优化设计

研究有源器件SiGe HBT的几何参数对单片低噪声放大器(LNA)噪声性能的影响.基于0.35μm SiGeBiCMOS工艺,研制了4款采用不同几何参数的SiGe HBT LNA.实验结果显示,在给定的偏置条件下,当发射极宽长比较小时,小范围改变发射极宽度对噪声系数(NF)改善微弱,但适当增长发射极条长和增加发射极条数明显降低了NF,且不牺牲增益.另外,与采用其他几何尺寸的SiGe HBT LNAs相比,选用器件发射极面积为AE=4μm×40μm×4的LNA性能最优,在0.2～1.2 GHz内获得低至2.7 dB的噪声系数,高达26.7 dB的相关增益和最接近于50Ω的最佳噪声源阻抗.由于没有使用占片面积大的电感,放大器芯片面积仅为0.2 mm2.