码率兼容LDPC码的构造方法

采用LDPC码编码校验矩阵的构造方法构造的编码校验矩阵,可以生成一系列性能优异的码率兼容子码.根据删除LDPC码译码恢复的特点,依次构造各级可恢复节点对应的子校验矩阵,然后根据剩余节点度对编码校验矩阵进行PEG扩展,得到适合删除的LDPC码校验矩阵.仿真结果表明,新方法构造的LDPC码比其他方法构造的LDPC码有更好的码字删除性能,并且删除子码可以获得更高的码率.     

基于循环矩阵的低密度校验码的VLSI译码设计

为了解决低密度校验码（LDPC）的VLSI译码实现资源耗费庞大、功耗大、连线复杂等问题,提出了一种适用于基于循环移位单位矩阵的LDPC的结构化存储方式及相应的部分并行译码实现方法.通过分析基于循环移位单位矩阵的LDPC校验矩阵的构成方式,总结出其校验矩阵中比特节点与校验节点之间信息的传递特点,提出了一种具有高度灵活性和高效性的结构化存储方式.基于这种结构化存储方式,对迭代译码的关键步骤给出了一种部分并行的流水线时序实现方式,达到了显著降低时延和功耗的目的.最后,以中国地面数字电视广播传输标准中的LDPC码在FPGA平台上的实现为例,给出了译码性能和具体的硬件实现资源.仿真结果表明,采用该实现方法的LDPC定点译码设计在AWGN信道下得到了良好的性能,与全精度浮点实现方法相比性能差异可以忽略.     

基于原模图的欧氏几何准循环LDPC码

在保证欧氏几何准循环LDPC码围长不小于6的同时,为降低其译码门限,优化译码性能,引入原模图对欧氏几何准循环LDPC码构造方法加以改进。构造具有多边的原模图基矩阵,合并原欧氏几何码校验矩阵的部分循环子矩阵,以匹配原模图基矩阵。在加性高斯白噪声信道中进行迭代译码,采用改进方法所得准循环LDPC码在误比特率为10-5时,可获得0.1dB的编码增益。     

分组码级联极化码

为提升极化码译码性能,提出一种级联极化码方案．采用经典分组码作为外码,极化码作为内码．选择所在子信道置信度较低的信息比特进行外码编码,将编码产生的校验比特放置在置信度最高的几个子信道位置上,再将这些校验比特与要传输的信息比特一起进行极化码编码．利用外码产生的校验比特有效地提升了极化码的译码性能．同时给出修正的连续删除列表译码算法,在原始的连续删除列表译码器译码结束后,将译码器列表中每一条译码结果所包含的校验比特分别进行校验,选择正确率最高且可通过校验的一条译码结果作为最终输出．仿真结果显示,在码长为128、误帧率为10^-2时,与循环冗余校验辅助的极化码方案相比,级联极化码方案有0.25dB的增益．     

基于光正交码构造的准循环LDPC码

基于光正交码的特性,该文提出了一种准循环LDPC码的构造方法.首先由光正交码构造满足参数要求的初始矩阵,然后再根据该文提出的公式和准循环LDPC码的特性来确定移位参数矩阵,最后用全零矩阵、循环移位矩阵填充移位参数矩阵,这样就可以得到一个不含长度为4和6的环路的校验矩阵.仿真表明,该方法构造的准循环LDPC码在加性高斯通...     

基于PEG算法的LDPC线性时间编码

引入PEG(Progressive-edge-growth)算法来构造适合线性时间编码的LDPC校验矩阵,译码时采用简化最小和Min-Sum译码算法实现简化译码.仿真结果表明,该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵H,并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的LDPC码.同时通过采用最小和Min-Sum算法降低译码复杂度.     

基于马尔可夫的LDPC码围长检测研究

LDPC码是目前最好的信道编码技术之一,由于其校验矩阵中存在短环,采用和积等迭代译码算法时将会降低译码性能.因此,围长是目前设计LDPC码的一个很重要的方面,检测与消除短环已成为提高LDPC码译码性能的重要措施.在基于校验矩阵的环路检测定理基础上,根据马氏链的特点和最大熵原理,将校验矩阵转化为转移概率矩阵,给出了一种基于转移概率矩阵的围长检测方法,在理论上给予证明,且进行了仿真,结果表明该方法对不同的校验矩阵具有很好的围长检测效果,且能对其状态进行分类判别.     

基于PEG-QC算法的LDPC码校验矩阵的构造

通过分析LDPC(Low Density Parity Check)码树图、PEG(Progressive Edge-Growth)算法和准循环LDPC码的特点,提出了一种将PEG算法和准循环矩阵相结合来构造LDPC码校验矩阵的新算法.在该算法中,首先利用PEG算法构造基矩阵,再用文中提出的移位参数公式和准循环LDPC码结构特点来构造循环置换矩阵;然后利用循环置换矩阵和全零矩阵对基矩阵进行扩展,从而得到围长至少为8的准循环LDPC码校验矩阵.该算法综合了PEG算法和准循环码的优点,纠错性能总体上好于PEG算法,在相同的码参数条件下的硬件实现比PEG算法简单,且参数选择具有较大灵活性.     

一种分级的非正则LDPC码构造方法

LDPC码由于其卓越的纠错性能引起了学术界的广泛重视,当前LDPC所面临的一个主要问题是其编码复杂性的问题.给出了一种分级的非正则LDPC码构造方法,南该方法所构造的校验矩阵具有近似下三角特性,从而可以大大降低LDPC的编译码复杂度,同时具有与完全随机LDPC码相匹配的性能.     

LDPC码与RS码的联合迭代译码

针对LDPC码与RS码的串行级联结构,提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递,性能可以逼近最大似然译码。模拟结果显示:AWGN信道下这种基于Chase的RS码与LDPC码的联合迭代译码方案可以获得约0．5 dB的增益。     

用于LDPC码快速译码的改进加权比特翻转算法

为了提高低密度奇偶校验码（LDPC）译码器的译码速度,提出了一种基于部分并行比特选择机制的快速多比特翻转算法.根据接收向量中错误具有随机分布的特点,将所有比特划分成若干子块,从每个子块挑选出1个候选翻转比特,再从这些候选比特中挑选出合理数目的比特进行翻转,完成译码迭代.此外,通过引入树形搜索和数据池技术降低该算法核心模块的计算复杂度,以进一步增加算法硬件实现时的译码速度.分析结果表明,相较于多比特翻转算法,利用所提出的算法和相关硬件实现技术,译码器的吞吐量能得到明显的提高.仿真结果验证了快速多比特翻转算法的有效性.     

Implementation of low-density parity-check codes decoder for CCSDS standard

The complexity/performance balanced decoder for low-density parity-check (LDPC) codes is preferred in practical wireless communication systems. A low complexity LDPC decoder for the Consultative Committee for Space Data Systems (CCSDS) standard is achieved in DSP. An approximate decoding algorithm, normalized min-sum algorithm, is used in the implementation for its low amounts of computation. To reduce the performance loss caused by the approximation, the parameters of the normalized min-sum algorithm are determined by calculating and finding the minimum value of thresholds through density evolution. The minimum value which indicates the best performance of the decoding algorithm is corresponding with the optimized parameters. In implementation, the memory cost is saved by decomposing the parity-check matrix into submatrices to store and the computation of passing message in decoding is accelerated by using the intrinsic function of DSP. The performance of the decoder with optimized factors is simulated and compared with the ideal BP decoder. The result shows they have about the same performance.     

一种改进的准循环LDPC码环消除算法

通过推广Yang, Liu 和Shi给出的从基矩阵到校验矩阵的环扩展约束条件,提出了一种大围长准循环LDPC码的构造算法．该算法改善了环消除算法的局部围长分布,获得了更好的纠错性能．仿真结果表明,在80次迭代置信传播译码下,采用本算法构造的1/2码率非规则LDPC码在E_b/N₀为1.5dB时,误码率为2×10^-6．     

Selection algorithm of finite alphabet iterative decoders for LDPC codes

An efficient selection algorithm for finite alphabet iterative decoders (FAIDs) is presented for LDPC (low-density parity-check) codes over the BSC (binary symmetric channel). By taking advantage of the characteristics of decoding rules for variable nodes on Tanner graphical presentations, a set of candidate FAIDs is constructed for some typical LDPC codes. Based on the evaluation of decoding performance for the received channel messages with various additional bias noise inputs derived from trapping sets, the statistical optimal FAID can be rapidly selected from the candidate FAIDs. Finally, simulation results show the validity of the proposed algorithm.     

LDPC码ADMM惩罚译码的早停止方法

为了减少低密度校验码译码的平均迭代次数,通过深入分析迭代译码中码字所满足的校验约束个数的变化规律,设计了低密度校验码交替方向乘子法惩罚译码的一种早停止方法．该方法能够在译码的早期阶段检测出错误码字而停止译码,从而节省了不必要的译码迭代．与现有交替方向乘子法惩罚译码的两种停止方法相比较,所提出的早停止方法在低信噪比区域降低了交替方向乘子法惩罚译码的平均迭代次数,而且其译码性能几乎没有损失．     

低复杂度和低译码时延TPC迭代译码算法

现有的TPC串行迭代译码结构复杂度相对较高,译码时延较大,而低译码延时的Argon并行迭代译码结构则与串行结构相比有一定的性能损失。针对这些问题,本文提出了一种并行改进迭代译码结构。使用该改进并行迭代译码结构能够达到和串行结构相同的译码性能,并且译码时延降低为串行结构的一半。为了进一步降低译码复杂度和译码时延,在低可信度码元的搜索,候选码字欧氏距离的计算以及似然码字和竞争码字的搜索方面进一步作了优化。其中在欧氏距离的计算中采用格雷编码的测试图样,较大的减少了译码复杂度。最后完成了TPC译码并行改进结构的硬件实现,实测表明4次迭代的TPC译码器可以达到28Mbps的译码速度。     

基于多元LDPC码的多用户协作方案

与Turbo码相比,多元LDPC码有更好的waterfall和error floor性能。该文将多元LDPC码应用于译码转发协作系统中,提出基于中断概率的多用户协作方案。各用户通过判断自己与信源节点间的信道是否发生中断,决定是否作为中继。若没有发生中断,用户先对接收到的信息进行译码,再采用多元LDPC码重新编码后发送至目的节点。仿真结果表明,当误比特率(BER)为10-4时,相比于随机协作方案,该方案在高斯信道下可获得0.3 dB的性能改善,在瑞利衰落信道下可获得0.4 dB的性能改善。     

欧氏几何准循环LDPC码构造方法改进

为降低短环对低密度奇偶校验(low-density parity-check,LDPC)码迭代译码性能的影响,提出一种改进的基于欧氏几何的准循环LDPC码构造方法。利用已有的欧氏几何方法构造出不含4环的大矩阵,统计其中的短环分布并逐步将参与短环数最多的行和列删除,使构造出的准循环LDPC码包含较少的短环,从而降低短环对迭代译码性能的影响。仿真结果表明,与已有欧氏几何LDPC码相比,改进方法构造的LDPC码具有更少的短环,可获得更好的纠错性能。     

Cireulant矩阵构造准循环LDPC码的旋转环长分析法

低密度奇偶检验（QC-LDPC：Quasi-CyclicLow-Density Parity-Check）码的环长分布影响决定着LDPC码的解码效果和编码复杂度,但其分析较困难。为此,首次提出旋转距离分析法,用于分析基于Circulant矩阵构造的准循环低密度奇偶校验码（Qc-LDPC码）的环分布,并给出了任何一个基于Circulant矩阵构造出的Qc．LDPC码中的最小环长（girth）的上限（12）。同时,运用该方法,分析出一种权重为（3,5）的Qc-LD-PC码的译码效果与该码环分布的关系。由于LDPC码奇偶校验矩阵中的Circulant子矩阵,可以被当成1个矩阵节点的单一节点看待．从而简化了整个码的特纳图,使寻找QC-LDPC码中闭环的方法变得简单。     

VSPC-LDPC串行级联码的结构与性能分析

提出了一种基于LDPC码和纵向单奇偶校验(VSPC)乘积码的级联编码方法。该方法利用LDPC码能否成功地译码的判定信息以取代常规乘积码中的横向校验,使单奇偶校验乘积码的复杂度获得较大的降低,提高了纠错能力。对新级联码的误码性能进行了理论分析。数值仿真结果表明,新编码方法的硬件实现复杂度较低,在AWGN信道和Raleigh衰落信道中其译码性能好于原LDPC码,且能有效地改善原LDPC码的误码平层问题。