进位保留阵列乘法器的一种内建自测试

对进位保留阵列乘法器提出了一种内建自测试方案。设计实现了采用累加器生成测试序列和压缩响应,并提出了一种改进的测试向量生成方法。分析与实验结果表明,该方案能实现非冗余固定型故障的完全覆盖。由于乘法器在数据通路中常伴有累加器,该方案通过对已有累加器的复用,作为测试序列生成和响应压缩,减少了硬件占用和系统性能占用,同时具有测试向量少、故障覆盖率高的特点。     

通用乘法器IP核可测性设计研究

为了改善所研制的运动视觉系统芯片(SOC)中乘法器IP的可测性，采用基于内建自测试的方法，在外围增如改进的线性反馈移位寄存器和多输入特征寄存器，对乘法器IP内部进行测试．所实现的测试结构对乘法器的内部结构和运算速度影响很小，而且测试结构所占的比例也很小．仿真实验的结果表明，这种乘法器IP的可测性设计方法对提高测试覆盖率非常有效．     

FCT6芯片的内建自测试方法

ＦＣＴ６芯片是一个集成了Ｉｎｔｅｌ８０３１微处理器及一些外围电路的嵌入式微控制器,它的集成度和复杂度高,又有嵌入式ＲＡＭ部件,而且芯片管脚数相对较少,必须要有一定的可测试性设计来简化测试代码,提高故障覆盖率。简要讨论了ＦＣＴ６芯片的以自测试为核心的可测试性设计框架,着重介绍了内建自测试的设计与实现,即：芯片中控制器ＰＬＡ和内嵌ＲＡＭ结构的内建自测试设计。测试代码开发过程中的仿真结果表明,这些可测试     

数字IP芯核的多特征比较内建自测试方法

由于不确知那些不属于IP芯核测试集的测试矢量的无故障响应,造成在伪随机测试下测试者无法获取被测IP芯核的无故障特征,上述事实构成了测试数字IP芯核的挑战之一。基于多特征检验原理,研究了适用于数字IP芯核的内建自测试（BIST）实现方法——MSCBIST。分析了多特征比较的故障混叠概率,并给出了其近似值。通过执行芯片上的多特征检查,显著降低了故障的潜隐性。MSCBIST无需存储多个无故障特征,支持并行的测试和特征检查,可以显著减少功能测试中的测试时间和降低故障混叠的概率。MSCBIST既可以用于确定性测试,也可以用于伪随机测试。     

板级SRAM的内建自测试（BIST）设计

板级SRAM的内建自测试的设计，是为了确保板级SRAM的可靠性。考虑到板级SRAM各种故障模型，选择使用March C-SOF算法，其对呆滞故障、跳变故障、开路故障、地址译码器故障和字节间组合故障有100％的故障覆盖率，优化面向“字节”的March C-SOF算法和扩展延时元素后，算法可对SRAM进行字节内组合故障和数据维持力故障测试。同时在只增加少量成本的情况下，使用FPGA构成存储器的BIST控制器，可以满足SRAM的可测性的要求。     

一种新的树型乘法器的设计

理论上Wallace树结构加法器是乘法器中完成部分积求和的最快的多操作加法器，但其互连复杂难于实现。针对32位树乘法器，在分析阵列结构的基础上，对部分积重新合理分组，并采用延迟平衡的4-2压缩器电路结构，提出一种新的阵列组织结构。该结构与现有其他结构相比具有AT^2最小的特点，比传统的Wallace树结构减少了约18％，并且布局规整，布线规则，易于VLSI实现。     

32×32乘法器的一种设计

介绍了用基4 Booth编码器,4-2压缩器和改进的选择进位加法器,实现32×32乘法器的设计过程. 用Verilog描述了整个乘法器的设计硬件语言. 在Active-HDL 5.1上进行功能仿真以及时序后仿真,可知该设计在保证工作频率增加的情况下,版图面积会更小.     

一种模拟乘法器宏模型

本文提出了一种能够较全面反映模拟乘法器 BG314(MC1595L)特性并可适用于不同外围元件参数的模拟乘法器宏模型.该模型的元件参数由BG314的内部元件和外围元件参数确定。为了在高频率下宏模型有较高的精度,在宏模型的电路中设立了两个主要的极点和一个零点,使对频率特性的分析可达近50MHz.使用该宏模型可以实现对 BG 314的十余个技术指标的模拟.     

一种高性能、低功耗乘法器的设计

基于标准单元方法设计并实现支持单指令流多数据流(SIMD)计算的16 bit×8 bit乘法器.分析乘法运算时延的分布,采用Wallace树形结构实现Booth乘法器,最终进位传递计算采用从左到右免除进位(LRCF)算法,使最高位(MSB)部分的进位传递计算与部分积相加运算的并行重叠进行,以提高乘法运算的并行度,降低硬件复杂度和功耗.在0.18μm工艺标准单元库的支持下,使用电子设计辅助(EDA)工具,版图实现了该乘法器.利用版图得到的线负载模型信息对门级网表进行分析,在工作电压为1.62 V,125℃时,该乘法器速度为2.80 ns,功耗为0.089 mW/MHz.     

Low Cost BIST Scheme Using LFSR-RC Reseeding

A novel BIST scheme for reducing the test storage ( TS) is presented. The proposed approach relies on a two?dimensional compression scheme, which combines the advantages of the previous LFSR reseeding ...     

数字低频倍频器的设计与实现

在许多电子设计中,需要对一些低频信号进行跟踪及倍频。文章提出了一种全新的低频倍频器的设计方法,并对其原理及特性进行了阐述与分析。该倍频器具有跟踪、倍频及测频三种功能,它完全可由数字电路组成,易于FPGA的实现,而且可以根据设计人员的要求调节跟踪频率的范围,具有频率响应时间快、数字跟踪精度高等特点。     

A novel surface-repairing technique for gun bore

A novel surface-repairing technique for gun bore was investigated, which was combined with the merits such as anti-erosion wear, damage-repairing, and etc. It was accomplished by adhering a special rare earth nanocom posite evenly to the micro-surface of gun bore. The effectiveness of this technique was approved by the target-firing using a domestic automatic rifle with chromium-coated bore. Its characteristics were discussed based on the surface analyses of the rifle bore by secondary ion mass spectrometry(SIMS), scanning electron microscopy (SEM) and energy dispersive X-ray spectroscopy (EDS) analysis.     

A novel surface-repairing technique for gun bore

A novel surface-repairing technique for gun bore was investigated, which was combined with the merits such as anti-erosion wear, damage-repairing, and etc. It was accomplished by adhering a special rare earth nanocomposite evenly to the micro-surface of gun bore. The effectiveness of this technique was approved by the target-firing using a domestic automatic rifle with chromium-coated bore. Its characteristics were discussed based on the surface analyses of the rifle bore by secondary ion mass spectrometry(SIMS), scanning electron microscopy (SEM) and energy dispersive X-ray spectroscopy (EDS) analysis.     

一种新型的线阵几何设计技术

提出了一种基于最小干扰抑制比技术的线阵几何设计方法,它不同于传统的等间距设计方法.首先提出一个干扰抑制比的概念,并基于此构造了一个非线性代价函数,利用最速下降法,通过最小化该代价函数,求得线阵几何的最优解.仿真表明,该方法可以大大改善天线阵列的干扰抑制能力,降低旁瓣水平,减小主瓣宽度,增加阵列孔径.     

新型数模转换器时域误差校正方法

为了提高数模转换器的动态性能,提出一种基于时间检测器的时域误差校正方法.时间检测器包含时间差放大器和时数转换器,时间差放大器对时域误差进行线性放大,将放大后的时域误差经由时数转换器转化为数字量,实现对时域误差的检测与量化,并利用延时电路根据量化值对时域误差进行校正.仿真结果表明,该校正方法可以在3到4个校正周期内检测出小于500 fs的时域误差;将该校正方法应用于一个12位500 MSPS的电流舵数模转换器时,输出信号在全奈奎斯特带宽内的无杂波动态范围平均提高了6 dB,最大提升幅度达到10 dB.     

改进Tent混沌序列的数字电路BIST技术

针对目前数字电路规模变大,测试困难的特点,提出了一种基于改进Tent混沌序列的数字电路BIST技术.采用改进混沌Tent映射模型构建硬件电路并产生具有白噪声特性的"0-1"随机序列作为数字电路的自动测试生成图形,利用CRC特征电路分析输出响应,并得到混沌序列的测试响应特征码,通过特征码的不同来检测故障.研究表明,本文方法易于BIST技术实现,相比于普通M序列性能优越,能够得到更高的故障检测率和故障隔离率,适合于FPGA等大规模可编程逻辑电路的自动测试.     

微光视环境的CCD成像系统设计

本课题主要利用多参数可控电子倍增CCD成像系统来实现对微光图像的采集,经计算机发送的指令来控制相机多种参数以及多种工作模式,完成对电子倍增CCD传感器芯片的参数测试与处理,来获取所需的供电稳定、噪声小、图像好的图像数据。     

关于乘子算子的一点注记

引入了新的g函数～gψ(f)与～g*ψ,λ(f),通过精细的计算得到了两者之间的一个关系式,并由此给出了关于乘子算子的Lp范数的一个不等式.此结果推广了文献[1,2]中的有关结果,并给出了Homander乘子定理的一个新的证明.