AES算法不可能差分分析的新结果

证明了AES算法中一类新的4轮不可能差分;分析了AES对该不可能差分的安全性;对使用预计算的AES不可能差分分析方法,给出了攻击复杂度的表达式,描述了不可能差分的模式与攻击复杂度之间的关系。     

基于FPGA的AES算法移动硬盘加密系统的设计

针对目前移动硬盘加密系统中存在的数据泄露,更改密钥不灵活等问题,本文提出了基于FPGA的移动硬盘数据加密系统—AES系统。该系统不仅能实现对移动硬盘数据的实时加密,而且还可以根据需要随时更换密钥,并且在加密结束后及时销毁FPGA中的密钥。实验结果说明,该系统可以提高数据的加密效率、安全性和可靠性,经过QuartusII 11.0软件优化后,使程序占总资源仅为53%,提高了资源的利用率。     

基于混沌序列的AES加密算法

通过研究混沌序列的特性,选取了合适的初始化参数,结合一次一密钥的思想,建立起一种基于混沌序列的AES加密算法,解决了AES加密算法密钥数量有限、算法安全性受到威胁的关键问题.     

针对AES算法的差分功耗分析研究与实现

为研究AES算法面对差分功耗分析（DPA）的安全性,在指令级分析了微控制器的功耗模型,讨论了差分功耗分析中D函数的选择问题,成功地运用DPA方法攻击了在微控制器上实现的AES算法。最少只需300个明文样本在20rain内即可获取完整的密钥,从而实证了AES算法面对DPA方法攻击时的脆弱性,并揭示了该算法在微控制器实现中的密钥信息泄露点。     

基于FPGA和ARM的AES算法设计和实现

针对于高级加密标准(AES,advanced encryption standard)硬件实现的可重构与效率问题,提出了一种基于现场可编程逻辑器件(FPGA,field programmable gate array)和微处理器ARM(advanced RISC machines)的AES设计方法。基于电子密码本(ECB,electronic code book)操作模式,可完成AES所有标准的加密和解密,并进行了工程实现与验证,可作为IP(intellectualproperty)核使用。为实现理想的数据吞吐率/面积比,结合AES和FPGA的特点,对字节替换和密钥扩展采用查表的优化算法,并提出了列混合的优化结构,在保证运算速度下节约了器件资源。利用FPGA内部自带的双端口可配置随机存取存储器(RAM,random access memory)作为信息与密钥的缓存,解决存储和ARM与FPGA时序问题。在进行资源与速度的分析和与3种典型设计比较后的结果表明,具有最好的吞吐率/面积比。     

基于4阶细胞神经网络和AES的图像加密的研究

运用细胞神经网络和高级加密标准(Advanced Encryption Standard, AES)加密算法对图像进行加密,提出一种基于4阶细胞神经网络和AES的图像加密算法。首先,通过主动-被动同步法实现4阶细胞神经网络的同步,并产生混沌信号;然后,将同步混沌信号产生的同步随机序列用于图像的置乱和扩散;最后,结合AES加密算法与提出的基于螺旋矩阵的置乱扩散模型,并利用椭圆曲线对AES的密钥进行加密,通过公共信道对密钥和加密数据进行传输。数值模拟实验表明,提出算法不仅可以大幅降低图像相邻像素值之间的相关性,而且能承受包括差分攻击、噪声攻击和裁剪攻击在内的经典攻击,具有较好的安全性、鲁棒性。     

基于DE2和FPGA的DDFS设计

基于DE2系统和QuartusⅡ软件,设计直接数字频率合成技术(Direct Digital Frequency Synthesizer,DDFS)的FPGA原型系统.设计中以VHDL实现DDFS所需的关键功能模块;将任意波形数据储存于定制的波形存储器中;利用嵌入式锁相环和分频器调节时钟频率;利用DE2中ADV7123内含的D/A转换器周而复始地将存储器内数字信号转换为波形模拟信号输出.仿真和实测表明了该设计的有效性和准确性,希望成为进一步深入研究和深化EDA实验教学环节的有效向导.     

AES改进算法在CCMP协议中的应用

AES针对IEEE 802.11i中CCMP所采用的高级加密标准AES算法的实现较为复杂且对硬件要求较高的情况,对AES算法进行了优化改进.首先对列变换进行了优化,并基于系数的正交化统一了算法加解密过程的运算; 然后对轮变换过程进行了简化,并将优化后的列变换系数应用于其中进一步简化了轮变换过程.将本文的改进算法与原AES算法和S -AES算法进行对比表明,本文算法在不降低算法本身安全性的前提下,减小了其实现代价,提高了算法的效率.     

高级加密标准AES恒定的代数结构性质研究

介绍了高级加密标准AES一个新奇的代数性质,将AES非常简单的代数运算进行组合,出现了一系列恒定不变的代数结构,而且组合的代数运算具有非常小的代数阶数,这是目前其他的密码算法所不具有的代数性质,或许这种代数性质就是我们日后攻击AES的一个出发点。     

基于FPGA的高速DDS设计与仿真

介绍DDS技术的组成原理及特点,利用VHDL语言在Xilinx公司的SPARTAN系列器件上实现了DDS系统,使用Taylor级数的线性内插技术减少了对象系统存储单元的要求,具有功耗小,占用系统资源少,反应速度快等特点.并通过ISE10.1演示了仿真结果.     

椭圆曲线加密算法的FPGA实现

提出一种基于FPGA的椭圆曲线加密算法的设计与实现,详细介绍了椭圆曲线加密的层次结构与框图设计,重点分析了模加/减运算与模乘法运算的计算原理,完成了核心算法的FPGA程序设计,并结合Modelism给出模加/减运算、模乘法运算的时序仿真结果,验证了算法设计的准确性。     

基于可逆元胞自动机的图像加密算法

提出一种基于一维可逆元胞自动机（RCA）的新的图像加密算法,算法中可逆元胞自动机（RCA）规则和随机数据的应用使得图像具有更高安全性。可逆元胞自动机（RCA）加密算法将已知灰度图像变为二值图像,然后将其数据重新排列成一0-1序列,应用可逆元胞自动机（RCA）规则实现图像加密。灰度图像加密的仿真结果表明所提出的算法满足混合特性和扩散特性,一般的解密算法根本不可能对这种加密图像解密。     

基于有限域运算的图像加密算法

在数据加密标准中,AES是目前比较先进的商用加密标准.在AES算法中,有限域理论是算法的核心,具有安全性高的特点,但单独应用有限域运算使得加密速度显著降低.基于此,将以有限域算法为基础,结合混沌映射,提出一种基于有限域和混沌理论的图像加密算法.利用混沌理论的快速性和安全性,以及有限域具有的安全性,实现图像加密的安全性.通过实验分析可以得出,算法具有加密效果好、抗剪切攻击、抗噪声攻击、加密速度快、安全程度高的特点.     

基于AES的十进制加密算法及其在预付费系统中的应用

详细描述了基于AES的十进制加密算法的实现过程和一种适合于不可靠信道(预付费系统与终端之间的通信实现非接触无介质代码传送)的加密算法实现原理.     

基于FPGA的可信平台模块攻击方法

为测试可信计算平台的安全性,提出了一种使用现场可编程门阵列(field program gate array,FPGA)搭建监控平台,针对可信平台模块被动工作模式的特点,采用监听、篡改和伪造输入数据等手段对可信平台模块进行攻击,达到攻击可信计算平台的目的.实验结果证明,现有可信计算平台存在中间人攻击的安全隐患.     

基于FPGA的RF无线通信技术的研究及实现

详细阐述了基于FPGA的RF无线通信技术的原理及硬件设计.从系统的角度提出RF无线通信的完整设计方案,给出了基于Cyclone II芯片的Nios II的RF无线通信模块框图.实验结果表明,采用ALTERA的Cyclone II芯片设计实现RF无线通信具有明显优势.     

改进的基于掩码AES选择明文碰撞攻击方法

针对带有重用掩码的高级加密标准(Advanced Encryption Standard,AES)算法,提出一种改进的基于掩码AES选择明文碰撞攻击方法.在汉明重量模型下求解能量迹表达式中的各个参数,根据求解出的参数和任意两个S盒输入的汉明距离与欧几里德距离之间的特定关系式建立模板.利用每次选择的明文攻击与模板匹配,减...     

基于FPGA的人体行为识别系统的设计

为实现边缘端人体行为识别需满足低功耗、低延时的目标,本文设计了一种以卷积神经网络(CNN)为基础、基于可穿戴传感器的快速识别系统.首先通过传感器采集数据,制作人体行为识别数据集,在PC端预训练基于CNN的行为识别模型,在测试集达到93.61%的准确率.然后,通过数据定点化、卷积核复用、并行处理数据和流水线等方法实现硬件加速.最后在FPGA上部署识别模型,并将采集到的传感器数据输入到系统中,实现边缘端的人体行为识别.整个系统基于Ultra96-V2进行软硬件联合开发,实验结果表明,输入时钟为200 M的情况下,系统在FPGA上运行准确率达到91.80%的同时,识别速度高于CPU,功耗仅为CPU的1/10,能耗比相对于GPU提升了91%,达到了低功耗、低延时的设计要求.