基于相机连接接口的大图像实时显示系统

采用高速缓存、帧分多路输出,实现一种实时大图像多显示器联合显示系统。该方案采用现场可编程逻辑阵列芯片,利用双倍速率同步动态随机存储器芯片作为数据缓存单元,通过片上同步动态随机存取存储器乒乓缓存数据,将每帧图像数据平均分配并通过相机连接(Camera Link)接口发给上位机显示。通过Chipscope在线调试软件测试,该实时显示系统支持5路Camera Link输出,每路Camera Link图像输出采用12比特位宽,支持最大数据吞吐量为960Mbps,能解决超大尺寸图像因常规显示器显示范围有限而不能在一个显示器上完整显示的问题。     

SDRAM在指纹处理模块中的应用

SDRAM是一种具有同步接口的高速动态随机存储器，它与DSP相结合运用在指纹图像处理中，提高了指纹图像处理的速度．但SDRAM与DSP的输出信号不同，故需加以接口电路．本文利用现场可编程门阵列(FPGA)，设计实现TMS320C5402与SDRAM接口电路．使SDRAM在指纹处理模块中充分发挥了数据缓存的作用。     

星载存储器吞吐率瓶颈与高速并行缓存机制

为解决目前星载存储器无法有效支持多路高速数据并行存储的问题,针对载荷数据高速输入需求,对基于NAND Flash的固态存储器的吞吐率瓶颈进行分析,根据固态存储器的固有写操作特性对有效吞吐率的影响,提出了四级流水线操作和总线并行扩展方案;针对多通道数据并行存储、流水线加载连续性等需求,对使用现场可编程门阵列FPGA(Field-Programmable Gate Array)内部双端口随机存取存储器RAM(Random access memory)、外置静态随机存取存储器SRAM(Static Random Acess Memory)等已有缓存方案的不足进行分析,完成了基于同步动态随机存储器SDRAM(Synchronous Dynamic Random Access Memory)的方案可行性分析与新型存储单元架构设计,最终提出了基于SDRAM的高速多通道缓存与存储协同调度方案.模型仿真与原型功能验证结果表明,方案在极限工况下可将4路高速文件数据连续并行接收缓存至SDRAM中,并可根据各分区缓存状态将文件数据按优先级自主动态写入Flash中,期间缓存无溢出,并最终进入常规动态平衡调度状态,实现了对多路高速载荷数据的并行接收缓存和自主调度存储,且存储器的数据吞吐率可达1.2Gbps,能够满足未来星载存储器对多路高速载荷数据存储的需求.     

基于DDR2 SDRAM的短周期存储方法

为了实现某高速实时系统中的大量数据存储需求,提出了一种基于双倍速率同步动态随机存储器的短周期存储方法.概述了双倍速率同步动态随机存储器控制器的读、写操作基本原理.为了解决数据持续性交替读入和写出存储器且存取顺序不一致的实际问题,设计了一种短周期存储方法.按照数据存取方式的不同可分为单次突发和多次突发2种模式,其中少行多列的存储结构可使多次突发模式下短周期读写速度进一步提高.对基于双倍速率同步动态随机存储器的短周期存储方法进行了性能分析和功能仿真,结果表明,多次突发模式下的短周期存储方法可以少量的现场可编程门阵列片上存储资源和较高的数据读写速率实现存储需求.     

实时合成孔径雷达成像中的专用快速CTM算法

在分析同步动态随机存储器读写特性的基础上，提出了基于现场可编程门阵列的专用同步动态随机存储器控制器快速矩阵转置算法，实现了矩阵转置读写及顺序读写的等速与高效．该算法不仅充分地发挥了同步动态随机存储器的最佳矩阵转置读写性能，而且也提高了高分辨率合成孔径雷达成像处理的实时性．     

纸币清分系统中光电图像实时采集方法

纸币图像实时采集是纸币清分系统自动化工作的首要任务．利用现场可编程门阵列并行控制技术,实现了纸币图像光电转换、模数转换、数据缓存等功能,为纸币清分系统实现真伪辨别、纸币分类、残币识别、冠字号提取等功能提供实时清晰的纸币图像数据．选用三段式多光源接触式图像传感器采集纸币的光感电压信号,经过模数转换电路,每行三段数据同时拼接成一行,每张纸币采集５００行,组成一幅完整的纸币图像送到高速存储器进行缓存．经仿真分析与实验板验证,采用本系统进行纸币图像采集可以实现1 min采集约１　３８２张纸币图像,具有很好的实时采集效果．     

基于历史链接关系的指令高速缓存低功耗方法

针对现代嵌入式处理器中指令高速缓存功耗显著的问题,提出一种基于Cache行间访问历史链接关系的指令高速缓存低功耗方法.通过创建独立可配置的顺序及跳转链接表项,利用链接表项中缓存的历史信息,消除Cache行间访问时对标志位存储器和冗余路数据存储器的访问功耗.进一步提出可复用的链接状态单元,克服了传统方法中由于缓存缺失引起的清空和重建链接表项的缺陷,显著降低了指令高速缓存访问功耗.实验表明,与传统指令高速缓存相比,本方法在取指单元面积仅增加1.35%的情况下,可平均减少标志位存储器访问次数96.38%.     

一种面向边缘计算的混合内存系统

针对物联网智能终端的低功耗需求,提出了一种基于内存控制器扩展的低功耗混合内存系统.使用动态随机存储器和相变存储器构成混合内存结构,通过在内存控制器中添加迁移控制模块对混合内存进行管理.设计了一种改进的双队列算法,筛选出相变存储器中写请求较多的内存页面,并通过地址映射模块和迁移控制模块将写请求较多的页面从相变存储器迁移到动态随机存储器中,规避相变存储器写操作的缺陷,从而实现对低功耗混合内存系统的性能优化.仿真结果表明,与动态随机存储器构成的内存系统相比,混合内存系统的功耗延时积平均降低了43.9%,在面向边缘计算的应用场景中具有一定的可行性.     

RISC嵌入式系统存储器管理的软件优化

针对目前嵌入式操作系统的使用中出现的存储器管理和使用效率严重影响嵌入式系统性能的问题,提出了四种对存储器管理进行软件优化的方法:预设存储器访问权限法;强制使用快速上下文切换FCSE法;锁定缓存法;严格遵循底层Linux管理法.仿真实验结果表明:本文提出的软件设计方法可有效优化ARM920T及嵌入式Linux的存储器管理...     

视频快速页面质量检测系统

研制了一种适用于装订、折页、配页环节中使用的页面质量检测系统.该系统把标准制式摄像头外置,采用高速数字信号处理器(digital signal processor,DSP)采集和处理图像,硬件集成了同步动态随机存储器(synchronous dynamic random access memory,SDRAM)、闪存存储器(Flash memory)、串口通信、视频解码和外部信号服务电路,可编程逻辑器件(complex programmable logic device,CPLD)作为电路系统的逻辑控制部分.页面质量检测算法采用灰度相关法和灰度平均法相互配合处理图像,改善系统检测速度和检测适用范围.实验结果表明,该页面质量检测系统的平均检测准确率高于99%.     

利用FPGA实现SDRAM控制器的设计

介绍了SDRAM的工作原理和使用方法.以一个数据通信中实际使用的SDRAM控制器为例,设计了用可编程逻辑器件(FPGA)实现SDRAM控制器的方法,给出了具体实现时需要注意的地方.     

MIMO实验系统中的数据缓冲应用研究

研究了基于FPGA控制的SDRAM Module在移动通信的MIMO技术实验系统中的应用,主要介绍了MIMO实验系统硬件平台、SDRAM的特点及其控制器软核的VHDL设计,以及USB2.0方式的数据传输。通过对页面读写、突发读写、集总和定时刷新等工作方式的灵活运用,很好地解决了MIMO无线通信中的海量数据高速缓冲问题。经MIMO实验系统验证表明,SDRAM控制器的数据缓冲方案高效可行,适用性突出。     

适于大视场空间相机应用的高性能ADV212控制器

针对现有基于ADV212压缩系统的ADV212控制器难以满足空间TDICCD相机的应用,提出了一种适于大视场空间TDICCD相机的高性能ADV212控制器。首先,分析了ADV212工作原理,结合CCD数据特点,提出了Custom-specific模式工作机制,在该机制下,使用乒乓操作的SDRAM构造图像帧,并以流水线作业的方式实现单片ADV212处理5通道CCD数据。最后,使用地面检测设备对ADV212控制器进行了试验验证。结果表明,ADV212控制器能快速稳定地工作,压缩一帧图像仅需7.68 ms。在压缩比指标2:1～32:1内,PSNR均在30 dB以上,在正常工作压缩比为1 bpp时平均PSNR提高了2.49 dB。该控制器满足了空间相机压缩系统的应用。     

一种高速数据采集系统的设计与实现

设计并实现了一种基于乒乓操作的高速数据采集系统。该系统使用两片SDRAM,同时设计了一种全新的SDRAM控制器,以现场可编程逻辑门阵列作为核心平台,通过高速数据接口,将采集到的数据通过总线传输到处理模块进行后续处理,从而完成数据的采集和处理任务。通过FPGA软硬件平台验证表明,该系统各模块均工作正常,并达到吞吐率指标,可满足数据采集、数据缓冲和数据接口匹配的需求。     

稳像中基于BP神经网络的颤振预测及改进

为了解决航拍过程中的图像抖动问题,研究了机载相机的颤振规律;提出在稳像过程中,利用BP (Back Propagation)神经网络的函数逼近功能对相机颤振规律进行模拟,预测相机颤振矢量的方法;针对单个BP神经网络稳定性较差且精度较低的问题,提出在预测网络上增加一个误差校正网络以提高预测精度的方法.该方法使用误差校正网络对预测网络输出的结果进行二次预测、补偿,提高了网络系统的稳定性和计算精度.仿真实验表明：在训练样本相同的情况下,预测网络和误差校正网络相结合的方法能够对相机颤振矢量进行高精度预测,且运算速度较快,满足了机载相机实时稳像的需求.     

同步动态随机存储器的控制器设计与实现

为了满足不同平台的需求,简化同步动态随机存储器(SDRAM)的控制器,采用现场可编程门阵列(FPGA)方法,给出一种SDRAM控制器设计方案。引入的仲裁机制可以用Verilog硬件描述语言编写,灵活性强,只需加以简单修改即可满足不同需求。仿真结果表明,采用基于FPGA设计的SDRAM控制器能很好完成规定读写操作。     

基于FPGA的SDRAM乒乓读写操作设计

针对视频图像采集系统中需要实时显示的数据存储效率问题,提出了一种基于FPGA的SDRAM乒乓读写操作设计。在研究SDRAM的基本原理和影响性能的主要参数的基础上,利用Verilog语言实现了SDRAM的初始化及自刷新。对SDRAM数据存储设计了一种乒乓读写操作控制方案,支持Bank切换存储,充分利用读写时差,提高了数据吞吐量。且对该控制方案中的多时钟域下的数据流交换设计了FIFO控制方案。用Modelsim仿真工具对Bank切换、SDRAM初始化、自刷新及乒乓读写进行了时序仿真。仿真波形表明该设计方案能很好的实现Bank切换及SDRAM的乒乓读写操作。     

一种SDRAM控制器软核的Verilog设计

介绍了SDRAM存储器的特点及工作原理,SDRAM是一种采用了地址复用技术的高速海量同步存储器,其读写数据都是在时钟的上沿进行的。重点介绍了一种通用SDRAM控制器软核的Verilog设计,通过控制器接口可使得对SDRAM的操作如同通用的SRAM一样简单。     

基于FPGA的圆机数据存储器的设计

为扩展嵌入式圆机选针数据的存储空间,提高选针数据读写速度,结合Altera公司的主流FPGA芯片EP1C6Q240的实际系统,在FPGA中采用了模块化设计方式,给出了一种基于FPGA的SDRAM控制器的实现方法。分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图。