适用LDPC码的基于最小均方误差准则的改进译码算法

提出了一种适用于LDPC码的基于最小均方误差准则的UMP BP-based改进译码算法。该算法结合了两种UMP BP-based改进译码算法(normalized UMP BP-based译码算法和offset UMP BP-based译码算法)的处理方法，并基于最小均方误差准则得到相应的归一化因子和偏移量因子。仿真结果表明，当使用码长为1008，码率为1/2的(3,6)规则LDPC码时，所提算法和上述两种算法相比，在BER=10-6时，可以节省0.03dB。     

LDPC码译码算法的性能分析

LDPC码是一种优良的差错控制编码.鉴于其译码算法的复杂度直接影响到编码的应用前途,阐述了LDPC码的几种译码算法.重点介绍了基于Tanner图结构的BP算法,然后分析和比较了由FOSSORIER提出的BP-based算法和CHEN J提出的两种改进算法-Normalized BP-based、offset BP-based算法以及最优译码算法在AWGN信道下的性能特性.     

高效LDPC码译码算法研究

低密度奇偶校验(low-density parity-check,LDPC)码是最接近香农极限的纠错码之一,它因具有优良的性能而被国际通信标准组织广泛采用.首先介绍了LDPC码的背景和相对于其他纠错码的优势所在,然后对高阶调制的译码算法所使用的SPA算法和最小和算法进行了深入分析,并针对使用移动衰落信道时可能会产生的影响提出了一种均衡算法(基于频域的最小均方误差线性均衡算法).在仿真阶段,对经过高阶调制的LDPC码的两种译码算法分别在AWGN信道和SFN信道的译码性能进行了研究,分析不同误码率阶段的译码性能,同时与给出的卷积码的译码性能对比,给出了相关的误码率曲线.     

有环LDPC码的改进型LLR BP译码算法

长LDPC码的Tanner图中通常没有环路,此时LLR BP算法是性能最优的软判决译码算法。而短LDPC码的Tanner图中通常存在环路,因此变量节点之间的信息就不再相互独立,这时LLR BP算法的译码性能就会下降。提出一种改进型LLR BP算法,利用概率论和最小均方误差准则来计算该算法中的参数。仿真结果表明改进型LLR BP算法比LLR BP译码算法、Normalized BP算法以及Offset BP算法具有更好的LDPC译码性能。     

基于PEG算法的LDPC线性时间编码

引入PEG(Progressive-edge-growth)算法来构造适合线性时间编码的LDPC校验矩阵,译码时采用简化最小和Min-Sum译码算法实现简化译码.仿真结果表明,该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵H,并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的LDPC码.同时通过采用最小和Min-Sum算法降低译码复杂度.     

LDPC码偏移最小和译码算法中量化问题的研究

为改善低密度奇偶校验(LDPC)码的量化译码算法的译码性能,提出了一种改进的4比特量化偏移最小和(OMS)译码算法.改进的OMS译码算法中对接收信号和后验信息进行了量化处理.仿真实验表明,在高信噪比情况下,与接收信号4比特量化相比,改进的量化OMS译码算法可以降低误码率.     

改进的LDPC译码算法研究

基于LDPC码的BP译码简化算法,结合RMP调度和Offset最小和算法,提出了一种改进的LDPC译码算法。在相同的前提下,改进的译码算法在计算复杂度方面,与Offset最小和算法相比,改善了算法的收敛特性;采用优化的存储方式,降低了存储需求,适合硬件实现。仿真结果表明,改进的译码算法降低了平均迭代次数,减少了量化实现占用的存储单元。     

基于改进的整数量化LDPC码分层译码算法

LDPC码分层译码算法在进行整数量化操作时,存储单元的限制会导致译码信息的溢出。本文系统分析了溢出错误的原因,并提出了两种改进的分层译码方案,错误部分消除方案(partially eliminating errors scheme,PEES)和不同比特量化方案(different bit quantization scheme,DBQS)。两种改进方案分别从消除部分错误和避免溢出错误的角度来改进译码性能,且硬件实现时只需增加一定数量的加法器和移位操作。通过对不同码长、不同量化比特的LDPC码进行仿真,结果表明,2种方案均有效地抑制了溢出错误,与基于全精度浮点数运算的修正算法相比,在误码率为1.0×10-4时,分别仅有约1 d B和1.8 d B的性能损耗。     

一种改进的多元LDPC译码算法

为解决多进制LDPC码基于FFT-BP译码算法不利于硬件实现的问题,提出了一种改进算法:利用对数运算,将乘法运算变换成对数域上的加法运算,从而降低复杂度,便于硬件实现。对该算法在高斯白噪声信道,基于GF(4)有限域、码率0.5的规则LDPC码(486,972)进行了仿真分析。结果显示:改进的FFT-BP译码算法相对传统的FFT-BP译码算法,在误码性能上损失极小(当误码率10-4时,信噪比损失大约0.07dB)情况下,能够使译码算法硬件复杂度得到较大的改善。     

提高多址接入性能的功率与LDPC码的优化设计

为了逼近多址接入信道的容量限,对功率与低密度校验阵（LDPC）码的度分布进行了优化. 基于互信息最大化准则设计了功率分配算法,并得出分配方案,利用高斯近似来近似取得因子图上消息的概率密度函数,得到功率分配条件下优化的LDPC码的度分布. 采用迭代的检测与译码算法进行多址干扰的消除. 仿真结果表明,经功率和LDPC 码优化后的误码性能在误码率为10-5时比等功率只优化LDPC 码度分布时的性能提升了16dB.