Δ∑模数转换器中数字抽取滤波器的设计

抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号被转换成高字率、奈奎斯特频率采样的信号。该文介绍了应用于不同过采样率的通用数字抽取滤波器的设计,适用于一阶到七阶的Δ∑调制器,输入字长从1bit到32bit。设计和实现了一个过采样率为256的数字抽取滤波器,应用于三阶级联的Δ∑调制器。该抽取滤波器包括:级联积分梳状滤波器、补偿滤波器和一个窄带有限冲击响应半带滤波器。滤波器系数都采用CSD(Canonic SignedDigit)码实现。多级多采样率信号处理电路被用来实现补偿和半带滤波。整个滤波器经过了FPGA验证,输出正弦波的信噪比达到了110dB。     

△∑模数转换器中数字抽取滤波器的设计

抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号被转换成高字率、奈奎斯特频率采样的信号。该文介绍了应用于不同过采样率的通用数字抽取滤波器的设计，适用于一阶到七阶的△∑调制器，输入字长从1bit到32bit。设计和实现了一个过采样率为256的数字抽取滤波器，应用于三阶级联的△∑调制器。该抽取滤波器包括：级联积分梳状滤波器、补偿滤波器和一个窄带有限冲击响应半带滤波器。滤波器系数都采用CSD（Canonic Signed Digit）码实现。多级多采样率信号处理电路被用来实现补偿和半带滤波。整个滤波器经过了FPGA验证，输出正弦波的信噪比达到了110dB。     

DSP系统有限字长效应的分析

在DSP系统中,由于有限字长效应的存在导致了影响系统性能的误差.以IIR型数字滤波器为例,对实际DSP系统由于量化等过程而出现的有限字长误差进行了分析,并提出了使这种误差最小化的方法.     

波数字滤波器的设计与计算机模拟

本文根据波数字滤波器的波流图结构,直接建立了模块的数学模型,并由此编制程序,在 Cromenco 微型机上调试通过。该程序可根据要求的指标设计各种阶次的低通滤波器,并模拟其结构。它可以给出该波数字滤波器的时域和频域特性,并可选择任意字长来比较系数量化效应,从而可得出最优化方案。本文所介绍的方法也可用于高通、带通波数字滤波器的设计。     

递归线性移变数字滤波器的一种优化设计方法

本文提出了一种递归线性移变数字滤波器的机助设计方法。在这种方法中,使用最小二乘法计算滤波器的系数,可以在给定的准则下得到最优的设计结果。这种方法不仅提供了最优设计,而且大量减少了滤波器的系数的存贮量,在实时系统中,有着良好的应用前景。     

基于格型结构的IIR数字滤波器硬件实现

注入式和抽头式相结合的格型结构具有低有限字长效应,采用遗传算法可以高效地找到合适的离散参数,用较低的复杂度实现期望的滤波器性能指标.基于该结构提出一种IIR(无限冲激响应)数字滤波器的硬件实现方法,采用Verilog HDL语言进行编程,并通过Quartus II软件进行仿真验证.该方法有助于IIR滤波器的高效低成本实现,促进其进一步实用化.     

用于减小定时抖动的数字预滤波器设计

推导了一种用于减少定时抖动数字预滤波器的冲激响应表达式,提出了一种数字预滤波器的设计方法,设计了一种优化数字预滤波器。通过对定时恢复环的仿真,讨论了环路的收敛情况,比较了所设计的数字预滤波器和无预滤波器时环路定时抖动与信噪比、定时抖动与环路噪声带宽、误码率与信噪比的数量关系,证实所设计的数字预滤波器对减少定时抖动非常有效。     

基于FPGA的FIR数字滤波器的设计与实现

文章介绍了有限脉冲响应（FIR）数字滤波器的结构特点和基本原理,提出了一种基于FPGA的高效实现方案。该方案用Matlab工具确定滤波器的系数,然后用VHDL语言实现了16阶常系数FIR滤波器,并用MAX＋plusII软件对滤波器进行了逻辑仿真,结果满足滤波器性能指标设计要求。     

一种数字全通滤波器的等波纹逼近设计方法

基于复倒谱系数,提出了一种等波纹逼近数字全通滤波器设计方案。由于平稳数字全通滤波器的分母多项式一定具有最小相位,因此,该方案首先基于最小相位滤波器的群延迟函数和其复倒谱系数之间的关系,采用切比雪夫最佳一致逼近准则求得分母多项式的倒谱系数,然后依据全通滤波器分母多项式与其复倒谱系数的关系求得分母多项式,由分母多项式系数确定全通滤波器的传递函数。仿真结果表明,采用该方案使所设计的滤波器的群延迟特性在整个频带上近似为理想群延迟,其误差在整个频带上呈均匀分布,误差的最大值也有所降低。     

直扩系统中FIR数字升余弦滤波器的设计与实现

在多进制直接序列扩频通信系统中采用FIR数字升余弦滤波器,可以改善信号频谱、压缩信号带宽、抑制带外干扰.运用MATLAB软件可以仿真滤波器特性并量化出抽头系数,选择合适的抽头系数反向仿真滤波器特性以及同步调整抽头系数,可使实际滤波器的性能达到最佳要求,同时,在FPGA中的实现方法上用选择器代替乘法运算,既简化了设计和运算,又提高了效率和资源利用率.     

数字合成正弦信号相位噪声及抑制方法研究

从直接数字频率合成原理和技术出发,对于数字合成单频正弦信号的相位声进行了研究,理论分析表明该类合成信号的相位噪声与采样周期和量化字长有很大的关系,量化字长一定的条件下,采样频率越高量化噪声带来的相位噪声就越大;     

椭圆数字滤波器的计算机辅助设计

计算机辅助设计可使复杂的滤波器设计计算大为简化。以标称化的低通滤波器为例,给出有关的算法公式,这些公式经变换后可推广应用于非标称化的低通、高通及带通滤波器。相应的数字滤波器的各项系数可经双线性变换得出。给出一椭圆数字滤波器设计实例,本方法简便易行,具有高精度。     

基于频率加权滤波的汽车平顺性评价

基于无限脉冲响应数字滤波器理论,根据ISO2631-1：1997（E）标准中频率加权系数设计了一个频率加权滤波器。通过频率加权滤波器对加速度时间信号进行滤波,获得加权加速度的时域数据和振动的峰值系数。通过分析,在随机振动下,各轴向的振动峰值系数一般不超过9,可用基本评价方法评价汽车平顺性;在冲击振动下,座椅、座椅导轨和...     

多频带变换的实现

以ＣｏｎｓｔａｎｔｉｎｉｄｅｓＡ．Ｇ提出的数字频带变换法基础,推导了了表示数字滤波器多频变换式中系数与给定设计参数之间的非线性方程组,采用变尺度法求解非线性方程组,使得用多频我法设计多玩限冲激,响应数字滤波器成为现实。     

二阶递归数字滤波器的极限环分析

本文比较系统地研究了具有单舍入量化器二阶递归数字滤波器的极限环问题。总结了极限环的性质,捐出了各类极限环在系数平面(β_1,β_2)上的分布区域。推导了二阶递归数字滤波器的线性稳定条件。本文的所有结论已为计算机模拟所证实。     

基于LabVIEW平台的IIR数字滤波器设计

针对应用文本软件实现数字滤波器中存在的滤波系数不易调整、与硬件接口程序复杂、开发周期长等问题，根据IIR的设计原理，采用LabVIEW开发平台，完成了该平台下的数字滤波器的设计，将其应用在双通道示波器系统中，经仿真试验证明，该滤波器有效地滤除信号中的尖点和噪声，并且使系统的开发效率提高4倍以上。     

基于FPGA的抗混叠FIR数字滤波器的设计与实现

提出了基于FPGA的抗混叠FIR数字低通滤波器的设计与实现.利用Matlab和FDATool设计并确定FIR滤波器的系数,通过Altera DSP Builder和Matlab/Simulink完成滤波器模块的设计和仿真,DSP Builder可将设计好的滤波器模块直接转换成在FPGA上实现滤波器所需的VHDL语言,并在Quartus Ⅱ平台上进一步完成该滤波器的仿真和FPGA实现.最后对叠加有混叠频率成分的的电网电压信号进行滤波仿真,结果表明,滤波器符合设计要求.这种利用DSP Builder将Matlab和Quartus Ⅱ设计工具结合起来进行FIR数字滤波器设计的方法简单有效,所生成的滤波器模块可移植性好.     

斯促尔——科恩（Schur—Cohn）判据在二维数字滤波器中的应用

详细论述了复系数斯促一科恩判据，给出了计算δｉ的数列表，并通过实例说明其在二维数字滤波器中的应用。     

一种新型数字频率乘法器

提出一种新型的数字频率乘法器,它具有与已有的频率乘法器不同的误差特性,新型乘法器具有较高的频率乘法精度,尤其在大 法系数下精度更高,在其运算精度还可通过增大其中的相位累加器字长的方法得以进一步地提高,新型数字频率乘法器还引篱一些新的特点：频率乘法系数可程;可输出各种波形的信号,文中对新型频率乘法器的原理、误差特性及实现 较详细的介绍和讨论,以具体实例验 新型频率乘法器比原有频率乘法器具有更高的精度     

基于Matlab的带通IIR数字滤波器设计与仿真

考虑到传统的数字滤波器的设计过程复杂,计算工作量大,滤波特性调整困难的缺点,本文研究了一种使用Matlab进行带通IIR滤波器设计的方法,并把整个设计方案用VHDL语言进行了描述并在Mode-lsim上仿真。仿真结果说明该设计方法准确性好,可移植性强,可根据不同的阶数、精度和速度等要求对IIR滤波器系数进行灵活的修改,以实现任意阶数的IIR滤波器。