DLL在FPGA时钟设计中的应用

在ISE集成开发环境中 ,用硬件描述语言对FPGA的内部资源DLL等直接例化 ,实现其消除时钟的相位偏差、倍频和分频的功能。时钟电路是FPGA开发板设计中的重要组成部分 ,若超过 5 0MHz就要考虑传输线和信号的完整性问题 ,利用DLL实现外部时钟的片内管理 ,可简化外部时钟电路和PCB板的设计。     

基于路径加权反馈的工业环网时钟同步方法

为了实现大规模环形网络系统中所有结点的高精度时钟同步,根据环形链路存在物理环路的特点,通过环形链路中的备用链路,由主时钟进行累积同步偏差反馈.基于该累积同步偏差和所有设备间时钟同步数据帧在环网中的传输时延,对累积偏差进行路径加权反馈,实现系统中所有时钟的偏差补偿,提高其同步精度,从而实现大规模工业环形网络的高精度时钟同步.在分析单跳同步偏差以及边界时钟累积同步偏差的基础上,得出基于路径加权反馈后所有设备的同步偏差,理论证明了该算法的有效性.进一步通过实验验证,该算法显著提高了环形网络时钟同步精度     

基于FPGA的数字信号传输性能分析仪的设计与实现

系统采用ALTERA公司生产的EP3C25Q240C8现场可编程门阵列作为控制核心,以PS2键盘输入曼彻斯特编码时钟频率和改进型计数方式,实现了数据率10~1×106b/s的连续可调.此外,在数字信号分析部分实现了曼彻斯特编码同步时钟信号的提取,实时刷新所提取的同步时钟信号可以用来触发叠加噪音后的曼彻斯特编码.眼图显示采用数字示波器,并可通过观察眼图来分析信道传输性能.经测试表明,系统能准确地显示眼图.     

长距离数字化管输系统中精确时钟同步的设计方案

针对各个站场内单独装设GPS接收器或其他精确时钟源的独立对时同步方式不能达到微秒级精度,成本较高的问题,提出通过长距离全线网络进行精确时钟同步的设计方案．从常用的多种网络对时方式中选择资源消耗最少且精确度最高的IEEE1588网络精确时钟同步协议（IEEE1588协议）,实现从时钟偏移量的修正以及传输时延的修正,并通过一个精确的首端主时钟源周期性的对全线网络内所有从时钟进行校正．结合工程实际设计了时钟设备、交换设备和控制设备的具体架构、基本配置及其功能实现．通过德国赫斯曼公司的三层交换机MACHll40和美国罗克韦尔公司ControlLogix可编程逻辑控制器等行业内主流成熟设备的系统配置,完成整体架构对IEEE1588协议的支持．在全线局域网络缓存负荷率不超过50％的前提下,使长距离数字化管输系统全线的自动化设备能够作为从时钟,与首端的主时钟源在100ns范围内实现精确时钟同步．     

基于PTP的无线分布式测试系统时钟同步研究

时钟(PTP)的发布使得分布式测试系统时钟同步精度大大提高,让各个传感器、执行器以及其它终端设备能够共享同一时钟基准,并能够精确保证不同终端的时钟同步质量。该文提出了无线分布式测试系统的网络拓扑结构,阐述了PTP时钟同步的过程,分析了PTP时钟同步调节算法的改进。通过MATLAB仿真给出了无线分布式测试系统典型网络拓扑下的PTP时钟同步的精度性能,引入偏移估计和斜率补偿,进一步提高了时钟同步的精度。     

基于FPGA的双目视觉同步采集系统

该文提出一种象素级的双目视觉同步采集和传输系统,可满足立体视觉对左右视频输入严格同步的需求.该同步系统包含粗略到精确的两级同步设计:硬件电路级的粗略同步及基于硬件描述语言级的精确同步.通过双路视频采集与显示实验证明,该同步系统效果好、可靠性高.     

基于FPGA实现TMS320VC3X与SDRAM接口

同步动态随机存储器(SDRAM)具有高速，大容量，价格低廉等优点，因而成为缓冲存储器的首选，但是SDRAM控制时序比较复杂，不能与DSP直接接口，这极大地限制了它的广泛应用。为了满足电力系统运行对故障数据的精度和实时要求，本文作者基于FPGA提出了一种简单易用的方案，用VHDL语言实现TMS320VC3X与SDRAM的接口。     

基于FPGA的数字式秒表设计

介绍了在Max plusⅡ的EDA软件平台上，一种基于FPGA的数字式秒表的设计方法，给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程，将编程器文件以在线配置方式下栽到ISP实验板的EPF10K10LC84-4器件中，经实际电路测试验证，达到了预期的设计要求，显示结果正确无误。     

用FPGA／CPLD实现EDA设计

随着微电子技术的发展，FPGA(现场可编程逻辑门阵列)和CPLD(可编程逻辑器件)在EDA设计中有了很大的发展，系统设计师们自己能设计专用集成电路(ASIC)芯片，大大缩短ASIC的设计周期。作者总结了FPGA、CPLD的特点以及区别，对它们的设计流程进行了介绍，同时分析了FPGA、CPLD在信号处理中心优越性和良好的发展前景。     

基于 FPGA的G PS同步时钟系统设计

结合恒温晶振时钟无随机误差和GPS秒信号无累计误差的特点,采用GPS测量监控技术,对高精度晶体振荡器的输出频率进行精密测量和校正后作为系统时钟,通过相位同步算法使FPGA的输出PPS信号与GPS的PPS信号同步。系统中使用Nios II＋Verilog HDL设计了高分辨率的时间测量和快速校准时钟同步单元,缩短了频率校准和同步时间。实验结果表明：系统同步精度较高、结构简单,并成功地应用于电磁勘探数据采集系统中。     

基于Lorenz系统的离散分析与FPGA实现

以现场可编程门阵列(field-programmable gate array,FPGA)和IEEE754标准为基础,设计出能产生Lorenz混沌信号的数字电路. 首先,根据Euler法、Runge-Kutta法,分别将系统方程离散化. 然后,利用Verilog HDL语言编写程序,运用Xilinx软件、Modelsim软件将程序综合、编译、检测. 最终,将生成的bit文件烧录到FPGA中,通过示波器观测系统的混沌态与非混沌态. 对比论证不同算法的实现效果,得出二阶Runge-Kutta法是实现经典混沌系统的FPGA仿真的最优离散方法,为后续混沌信号在数字化领域的进一步发展提供参考和依据.     

基于FPGA和CMOS传感器的三维高清实时视频系统

利用现场可编程门阵列(FPGA)高速和并行处理的特点,结合高清CMOS图像传感器,设计基于FPGA的三维高清实时视频处理系统,分析CMOS图像传感器的配置方法以及两路CMOS图像数据的输出处理和图像数据的Bayer格式转换算法.研究并实现了基于FPGA的DDR2SDRAM分时读写操作的处理方法,实现720像素/120Hz三维高清视频图像的实时显示.视频显示清晰稳定,系统延时约为1/30秒.     

基于FPGA的IIR滤波器研究及仿真实现

在现代电子通讯、视频和图像处理等系统中,对信号处理要有实时性和灵活性,而现有的DSP处理器难以同时满足这两方面的要求。随着可编程逻辑器件和EDA技术的发展,FPGA（Field-Programmable Gate Array）在性能、成本、灵活性和功耗等方面的优势突显出来,基于FPGA的信号处理器已广泛应用于各种信号处理领域。数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器又是其中非常重要的一类滤波器,因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。笔者根据IIR数字滤波器的基本结构,研究级联方式的IIR滤波器的FPGA设计实现。并在Xilinx的ISE和Modelsim软件的平台上进行了仿真,结果证明IIR滤波器能够得以实现。     

基于实时以太网的开放式运动控制系统

为满足开放式数控系统的发展要求,开发了一种基于实时以太网Ethernet for Manufacture Automation Control (EtherMAC)开放式运动控制系统。EtherMAC主节点基于标准工业计算机,无需专用网卡和硬实时操作系统,从节点基于可编程逻辑门阵列(field programmable gate array, FPGA)硬件逻辑,不依赖专用芯片,从而在硬件结构上保证了系统的开放性。EtherMAC通过选取网络中第一个从节点管理网络的通讯周期和分布时钟,并利用以太网的巨大带宽将IPC强大运算能力和底层FPGA的硬实时特性高效地结合在一起,使系统主节点在软实时的操作系统支持下即可获得严格实时的通讯周期控制。实验结果表明,EtherMAC可以在Windows CE系统上获得小于1 ms的通讯周期,并且其同步精度可以保证在100 ns范围内,满足多轴运动控制系统的实时同步需求。     

基于FPGA的双激光器同步控制的实现

利用现场可编程门阵列(FPGA),设计了用于纳秒泵浦探测系统上的双激光同步控制器。将来自飞秒激光器的20 Hz同步信号二分频产生参考信号用于触发光纤光谱仪,同时根据PC机对系统的延时设置产生用于触发纳秒激光器Nd:YAG的lamp触发信号、Q-switch触发信号。介绍了双激光器同步控制器应用的纳秒泵浦探测系统原理,详细给出了具体各功能模块的设计。对实验测得的各路触发信号分析表明,本文的设计方案是可行的。     

基于FPGA的高速RS编码器的设计与实现

本文主要研究RS时域编码器。首先分析了有限域下的RS码编码理论,并侧重于实现常系数并行乘法器。文中使用Verilog HDL语言的RS（255,239）编码器的设计方法,并搭建了验证平台,使用QuartusII验证功能和时序的正确性。最后,使用Modelsim仿真出结果,与Matlab仿真计算的结果一致。结果表明,编码器性能良好,与现有的设计相比,速度快和占用的硬件资源少。     

一种忆阻器离散混沌映射的设计及FPGA实现

忆阻器是一个无源二端口电子器件,在非线性应用领域具有巨大潜力。忆阻器具有的非线性电压电流特性,可以应用在混沌领域。 Cubic映射是一个比较简单的混沌映射,该文使用忆阻器的非线性特性对Cubic映射进行修改,得到一个新的忆阻器混沌映射,使用DSP Builder 对其进行图形化设计,并研究该混沌映射的基本性能,用FPGA实现该混沌映射。     

主动队列管理算法的现场可编程门阵列硬件实现方案

提出了主动队列管理(AQM)算法的现场可编程门阵列(FPGA)硬件实现方案,以提高算法的执行速度和实时性,降低路由器的资源占用。编写了串口通信程序来实现FPGA与软路由器(IPCop)的数据传输,并将该实现方案应用于随机早期检验(RED)算法。实验结果表明,在硬件层面上实现了FPGA与路由器的通用通信接口以及RED算法快速、有效的拥塞控制功能,为FPGA实现其他AQM算法提供了一种有效可行的方案。     

FPGA芯片在任意时序控制器中的应用

选用FPGA器件开发了任意时序控制系统，实现了任意时刻多点同时输出的时序控制。实践证明，该系统能准确地进行时序控制，可以不修改硬件，而进行在线编程时序控制，文中介绍了其设计思想、层次结构和软件编程。     

数字滤波器的FPGA实现

现场可编程门阵列 (FPGA)在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了XILINX公司的XC40 0 0系列及其在数字滤波器中的应用