VHDL描述硬件的方法和特点

硬件描述语言（HDL）的出现使得现代数字系统的设计由硬件到软件，由困难到简单，同时效率大大提高，笔者介绍了VHDL的含义，特点及应用前景，并重点介绍了VHDL描述硬件的三种方式及使用场合，同时指出了VHDL所提供的一种全新的系统设计方法即“自顶向下”（TOPDOWN）的方法。     

VHDL模型结构分析

介绍了新型硬件描述语言ＶＨＤＬ的发展及特点；分析了该语言中的３大结构模型，即性能状态、定时、结构化模型；讨论了贯穿语言始终的２个核心－进程和信号；给出了几例具体的电路描述实例。     

边界扫描可测性设计及其VHDL描述

用传统方法测试高密集度ＳＭＴ板是难以想象的，边界扫描可以解决这一问题，在这基础上讨论了边界扫描可测性设计技术及其硬件描述语言ＶＨＤＬ。     

视频码流流量的实测描述模型

以视频码流流量的实测包络为基础,提出了一种流量描述模型. 该模型逐一地提取包络切点并将其代表的速率和突发性等特征定义为切点描述;进而,在对各个切点描述进行汇总与筛选后形成了最终的描述结果. 由于实测包络是最贴近流量的包络,所以该结果可全面且确定性地表示视频码流的流量特征. 另外,还提出了一种简化描述结果的方法,以确保该模型能够在预留带宽的优化等方面得到实际的应用. 所提模型既克服了当前常见模型（如令牌漏斗模型等）的缺陷,又具备了与这些模型的兼容性,并从根本上弥补了IntServ体系内保障性业务机制中的缺陷.     

VHDL语言分析器自动生成中的关键技术

ＶＨＤＬ语言及其支撑环境是逻辑设计自动化中的活跃领域，本文论述了ＶＨＤＬ语言分析器的设计原理及实现中的关键技术．按照文中的方法，已实现了基于ＶＨＤＬＩＥＥＥ１０７６标准版本的ＶＨＤＬ语言分析器并对其进行了一系列严格的测试，该ＶＨＤＬ语言分析器是北京理工大学计算机科学与工程系开发的ＶＨＤＬ高级综合及混合模拟系统的重要组成部分．     

有限状态机的VHDL语言描述

VHDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。本文简要介绍了用作控制的有限状态机，并给出了相应的VHDL程序。     

应用VHDL语言的FFT算法实现

针对目前数字信号处理中大量采用的FFT算法都需要软件来处理的问题，基于FFT算法的原理，采用硬件描述语言(VHDL)和现场可编程逻辑门阵列(FPGA)，建立了算法逻辑的硬件模型，并编程实现其逻辑运算功能，完成了FFT算法的硬件描述，经测试表明，数字信号的处理速度提高了10％～20％，特别适用于复杂信号的频谱分析，增强了数据处理的可靠性和稳定性。     

基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

一种用VHDL语言实现的帧同步算法

硬件描述语言(VHDL)在实现电子设计自动化方面起着重要的作用．本文研究了用VHDL语言设计数字通信系统中的群同步算法及实现方法，并给出了一个应用实例．     

基于FPGA的8位CPU设计

基于FPGA和电子设计自动化技术,设计了一个8位CPU,其功能模块包括取指功能部件、指令译码功能部件、指令执行功能部件、时序信号处理功能部件等.利用VHDL语言完成各功能部件的设计和仿真验证,在顶层文件建立各模块的连接.仿真结果表明,其功能达到了设计要求.     

基于FPGA的HDB3编解码器的设计与实现

为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设计提高了整个通信系统的集成度,克服了分立硬件电路带来的抗干扰差和不易调整等缺陷.实验结果表明：系统的传输误码率低于10 6.该设计可应用到实际的通信系统传输中.     

基于FPGA的模糊控制器设计

模糊控制作为现代控制理论的一种重要方法,通常以软件编程的方式在算法级上实现.为了在RTL级上实现模糊控制,提出了一种以EP2C5为核心器件,通过VHDL语言实现二输入一输出模糊控制器的方法,并对模糊控制的主要流程进行分析,采用自顶向下、模块化的FPGA设计方法,在Quartus II平台上分别对模糊化、模糊推理、解模糊等模块以及顶层设计进行了仿真,最终将其结果与理论值进行对比,仿真结果表明它们之间的误差较小,在允许的误差范围内,验证了该方法的可行性和正确性.     

一种循环冗余校验码的设计及VHDL语言实现

介绍了CRC码编码、译码原理,以EDA设计软件MAX+plusⅡ为基础,利用VHDL语言设计了CRC(17,12)码编码器和译码器,所设计的编码器可将任意12位信息位转换为17位CRC码,并给出了该编码器和译码器在MAX+plusⅡ软件平台下的仿真结果。     

洗衣机控制器设计及其仿真

现有的机械式双缸洗衣机定时器存在着停摆,轮子打滑,进水等可靠性低的问题,为提高产品的质量,本文提出了一种采用ASIC专用芯片设计洗衣机控制器的设想,由于ASIC芯片具有价格低、体积小、可靠性高等特点,它可以有效地提高产品的性能价格比,并可使产品更新换代。     

基于FPGA的数据遗弃式双口RAM的设计及其在数据采样中的应用

本文设计了一种基于FPGA的数据遗弃式双口RAM,并介绍了其在高速数据采样中的应用。这种双口RAM有存储量不大、数据存储快等优点,更重要的是其存储的数据始终是系统最新时间片的数据。然后结合AD转换芯片AD976A构建一种高速数据采样系统,实现系统的快速采样。     

循环流化床锅炉旋风分离器的优化设计模型

本文针对固体颗粒在循环流化床锅炉旋风分离器中的受力运动情况,提出按颗粒在分离器中产生的最大离心力来考虑分离器的优化问题,给出了优化设计模型,并进行了计算与分析。     

嵌入式GIS多比例尺地图数据混合组织模型设计

多比例尺地图数据组织模型极大影响嵌入式GIS系统性能指标。硬件平台的巨大差异使得目前PC机平台上较成熟的全动态或全静态模型不能直接应用嵌入式环境。综合这两种模型的优点,基于嵌入式环境和电子地图应用模式,静态和动态相结合的混合模型,此模型能够极大减少地图数据冗余并提高地图数据访问效率。