双电压动态可重构FPGA任务模型及调度算法

通过对单电压动态可重构可编程逻辑门阵列（FPGA）实时任务模型的学习研究,建立基于双电压动态可重构FPGA的非可抢占任务模型.该模型很好地描述了双电压动态可重构FPGA任务的特征,在单电压任务模型的基础上增加了双电压任务模型特有的属性.并基于降序首次自适应算法提出一种新的硬件任务调度算法,该算法在保证任务集限制时间内完成所有任务的同时,利用动态电压调节的方法大幅度减少了任务集完成所需要的能量.在Sun Saloris 工作站下对任务调度模型及其算法进行仿真和评估,实验数据表明,这种基于双电压的任务模型的调度算法,能够有效降低FPGA任务执行的能耗,对于大规模的任务,能耗最高可节省24.1%.     

基于FPGA的可重构视频编码器设计

针对现场可编程门阵列（FPGA）平台,提出可重构视频编码（RVC）的硬件实现方案.为提高系统吞吐量和功能单元（FU）的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.     

AVS视频解码器的一种结构设计与硬件实现

为了推动音视频编码标准（AVS）解码芯片产业的发展，提出了一种针对AVS视频标准基准档次4.0级别解码器的超大规模集成电路（VLSI）实现结构.通过分析实现复杂度，阐述了AVS视频解码器的总体框架、主要模块的功能及结构.解码器采用块级流水结构， 主要模块之间实现并行处理.同时根据AVS算法特点，给出了变长解码模块、反整数余弦变换模块和环路滤波模块的硬件实现结构.解码器在现场可编程门阵列（FPGA）上实现，并给出了各模块的FPGA资源占用情况.实现结果表明，该 AVS视频解码器实现结构能在54 MHz时钟频率下完成对25帧/s、720×576、4∶2∶0格式AVS码流的实时解码.     

基于部分簇能量互补逻辑的MRF电路设计

功耗是电路设计的关键性问题之一,低功耗下的稳定性问题逐渐成为电路设计的热点和挑战,基于马尔科夫随机场（MRF）的低功耗设计从能量的角度出发有效地解决了电路的容错问题,但是其单逻辑的单元结构面积和复杂度制约了该技术在大规模集成电路的应用。该文提出了一种基于部分簇能量的MRF电路设计方法（PMRF）,并结合互补逻辑的特点来实现多逻辑结构,面积共享的同时一方面补偿由于部分簇能量带来的性能损失,一方面化简马氏随机场电路设计在较大规模电路设计中的面积和复杂度瓶颈问题。对比传统MRF电路设计,该文用PMRF方法设计了超前进位加法器结构,在低功耗仿真中具有20%的性能提升,并在65 nm TSMC版图实现后取得29%的面积节约和86%的功耗节约。     

局部动态重构在SOPC中的应用

提出一种在Xilinx平台上基于模块的局部重构设计方法,并将其应用在片上可编程系统SOPC中.在现有Xilinx软硬件平台上,以XC2VP40内嵌的PowerPC处理器内核为基础,通过XC2VP40内部配置访问通道（ICAP）,对挂在OPB总路线上的DCT IP模块和IDCT IP模块进行动态重构.该方法实现了局部重构技术在SOPC中的应用,及FPGA硬件资源的高速时分复用,降低了系统功耗,提高了系统硬件资源的利用率.     

基于容错逆变器的永磁同步电机直接转矩控制

提出一种具有容错能力的最小开关逆变器，对采用该容错逆变器取代常规六开关逆变器的永磁同步电机（PMSM）直接转矩控制（DTC）系统进行了深入研究.当容错逆变器的开关器件发生故障或电机发生故障时，此逆变器可重构为2种四开关逆变器.进一步建立了四开关逆变器的模型，提出了针对故障隔离后四开关逆变器供电的PMSM系统的新型DTC策略.对正常及故障状态下容错逆变器供电的PMSM DTC系统进行了仿真研究和实验验证.结果表明，基于容错逆变器的PMSM系统在故障状态下采用新型逆变器拓扑结构以及新型DTC策略后，可持续稳定运行，并保持了良好的动态性能.     

PMSM的自适应滑模观测器无传感器控制

提出一种具有容错能力的最小开关逆变器，对采用该容错逆变器取代常规六开关逆变器的永磁同步电机（PMSM）直接转矩控制（DTC）系统进行了深入研究.当容错逆变器的开关器件发生故障或电机发生故障时，此逆变器可重构为2种四开关逆变器.进一步建立了四开关逆变器的模型，提出了针对故障隔离后四开关逆变器供电的PMSM系统的新型DTC策略.对正常及故障状态下容错逆变器供电的PMSM DTC系统进行了仿真研究和实验验证.结果表明，基于容错逆变器的PMSM系统在故障状态下采用新型逆变器拓扑结构以及新型DTC策略后，可持续稳定运行，并保持了良好的动态性能.     

嵌入式软件算法级功耗BP网络模型研究

从算法级分析软件功耗和软件特征的关联关系,对嵌入式软件的时间复杂度、空间复杂度和输入规模3个特征进行度量,提出一种基于算法复杂度的嵌入式软件功耗宏模型.设计、训练一种BP神经网络,用于实现功耗函数逼近.仿真实验表明,该功耗函数的估算结果和真实值误差在10％以内,可用于快速估算软件算法在一定输入规模情况下的功耗值,为下一...     

基于门控时钟的片上网络路由单元低功耗设计

NoC（Network-on-Chip）已经逐渐代替片上总线互连,成为片上系统的解决方案,然而迅速增长的功耗将阻碍NoC的性能与发展.从NoC的核心部件路由单元入手,在研究了二维Mesh下片上网络路由单元的结构和门控时钟技术的基础上,对路由单元功耗最集中的输入端口采用了模块级门控时钟技术进行低功耗设计,通过利用软件判断控制门控使能信号来实现受控端口时钟的通断.在ModelSim SE PLUS 6.0环境下进行路由单元功能仿真,并通过Synopsys公司的Design Compiler工具给出综合结果,路由单元工作频率200MHz,动态功耗51.0457mW,降低了11.38%.     

CMOS电路泄漏功耗估算与降低方法研究

为了减小深亚微米互补金属氧化物半导体（CMOS）电路待机模式下的泄漏功耗，须寻找使电路泄
漏功耗最低的最小泄漏向量（MLV）.为此，提出了一种基于泄漏功耗库的线性规划功耗模型，并在此基
础上提出了基于改进的遗传算法搜索电路MLV的方法.线性规划模型根据电路泄漏功耗库中各个基本单元
的状态对应的泄漏功耗值，来估算整个门级电路的泄漏功耗.遗传算法利用线性规划模型作为评价函数，
通过对输入向量集进行自然选择、交叉、变异操作，搜索使电路泄漏功耗最低的MLV.仿真结果表明，搜
索到的MLV可以显著降低电路的泄漏功耗，而且易于实现，能够应用于超大规模集成电路泄漏功耗的估计
和降低.     

基于FPGA的IIR滤波器研究及仿真实现

在现代电子通讯、视频和图像处理等系统中,对信号处理要有实时性和灵活性,而现有的DSP处理器难以同时满足这两方面的要求。随着可编程逻辑器件和EDA技术的发展,FPGA（Field-Programmable Gate Array）在性能、成本、灵活性和功耗等方面的优势突显出来,基于FPGA的信号处理器已广泛应用于各种信号处理领域。数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器又是其中非常重要的一类滤波器,因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。笔者根据IIR数字滤波器的基本结构,研究级联方式的IIR滤波器的FPGA设计实现。并在Xilinx的ISE和Modelsim软件的平台上进行了仿真,结果证明IIR滤波器能够得以实现。     

一种智能化电源管理集成电路的研究

给出一种用于荧光灯电子镇流器的智能化电源管理集成电路的设计.其独特的电路结构设计使该电
路芯片可在低电源电压下工作，从而可利用12 V 低压BiCMOS工艺实现。该电路工作时只需外接少量元件
，针对预热式荧光灯3个工作阶段的特性设计的智能化控制策略，可控制实现荧光灯在预热、启动及发光
各阶段的正常工作和状态异常保护，包括过压保护和容性保护，保证了电子镇流器在电源电压异常、灯管
缺损等情况下的安全有效工作，并能在新灯管安装后自动启动点燃。电路的计算机仿真结果与设计要求相
符，智能控制部分已通过现场可编程门阵列(FPGA)验证，功能正常.     

卫星VCM数传高效低功耗LDPC编码器

随着空间探测任务需求愈加复杂,卫星有效载荷传感器精度不断提高,星地链路传输数据量大幅增加.为满足近地轨道(low Earth orbit, LEO)卫星可变编码调制(variable coding modulation, VCM)数传系统对高通量、低功耗、高可靠性信道编码应用需求,提出了一种基于第二代数字视频广播(the second generation digital video broadcast, DVB-S2)标准的快速累加并向递归编码算法,同时基于此算法提出了一种高效低功耗低密度奇偶校验码(low-density parity-check, LDPC)编码器.利用输入信息比特随机性以及二进制计算特点简化校验比特中间变量的计算,降低了编码器的功耗;通过分析不同VCM模式中LDPC码的相似性,重复利用校验比特中间变量计算单元和存储器,提高了硬件资源利用率;通过控制模块动态重构编码器兼容3种VCM模式,并在保证编码正确性前提下进行模式切换,提高了编码器的灵活性;采用与调制方式相匹配的校验比特存储方案按顺序输出M个并行比特,提高了编码数据吞吐率,具有高效性.在Xilinx XC7K325t-3fbg900 FPGA上对提出的编码器进行了实现,结果表明:在347.5 MHz系统工作时钟下,编码数据吞吐率最高可达1.104 Gb/s,数据吞吐量较固定编码调制系统(constant coding modulation, CCM)提高了31.9%,且该编码器功耗与相同平台同类编码器相比降低了21.7%.     

Intelligent Reflecting Surface with Power Splitting Aided Symbiotic Radio Networks

The performance of symbiotic radio (SR) networks can be improved by equipping secondary transmitters (STs) with intelligent reflecting surfaces (IRSs). Since the IRS power consumption is a non-negligible issue for STs, we consider an IRS assisted SR system where the IRS operates under power splitting (PS) mode. We aim at minimizing the IRS power consumption for the ST under the quality of service constraints for both primary and secondary transmissions by optimizing the transmit beamforming, the reflect beamforming and the PS factor. The optimization problem is non-convex. To tackle it, an algorithm is proposed by employing the block coordinate descent, semidefinite relaxation and alternating direction method of multipliers techniques. Simulation results demonstrate the efficiency and effectiveness of the proposed algorithm.     

微型动模实验系统

针对目前动态模拟实验系统投资巨大、占地广、功耗高的缺点,提出利用工作电压更低、参数更小,但与实际电力系统具有类似动态特性的微型动模实验系统来模拟仿真实际电力系统的方法:用与发电机具有相似传递函数或动态响应的信号发生器来模拟发电机,利用低功率电感和电容组成的∏形微电子电路对高压输电线路进行建模,智能的数据接口转换单元将使得该系统的输出数据格式能与继电保护等二次装置无缝连接等.与现有动模系统相比,微型动模系统具有投资少、功耗低、运行费用低和操作方便等优点.     

高速数据采集系统的电源设计研究

以基于FPGA VirtexⅡ-PRO的高速数据采集系统为例,详细研究了FPGA和高速A/D采样芯片电源系统的需求和功耗,对低电压电源系统的三种不同实现方式进行了分析和研究,给出了系统解决方案。本文提出的高速数据采集系统的电源设计方案,比较好的解决了该系统的供电问题,并在实际应用中验证了该方案的有效性和稳定性。     

基于FPGA的人体行为识别系统的设计

为实现边缘端人体行为识别需满足低功耗、低延时的目标,本文设计了一种以卷积神经网络(CNN)为基础、基于可穿戴传感器的快速识别系统.首先通过传感器采集数据,制作人体行为识别数据集,在PC端预训练基于CNN的行为识别模型,在测试集达到93.61%的准确率.然后,通过数据定点化、卷积核复用、并行处理数据和流水线等方法实现硬件加速.最后在FPGA上部署识别模型,并将采集到的传感器数据输入到系统中,实现边缘端的人体行为识别.整个系统基于Ultra96-V2进行软硬件联合开发,实验结果表明,输入时钟为200 M的情况下,系统在FPGA上运行准确率达到91.80%的同时,识别速度高于CPU,功耗仅为CPU的1/10,能耗比相对于GPU提升了91%,达到了低功耗、低延时的设计要求.     

基于SOPC的远程电能质量监测系统的设计

针对目前远程电能质量监测系统中的缺陷,本文重点引入SOPC（System On Programmable Chip）技术,将该系统下位机的各个功能模块集成在一片FPGA（Field Programmable Gates Array）上,再通过GPRS网络以实现对远程电能质量的监测,以此构建的系统具有性能稳定、实时性强、集成度高、可重构的特点。作者首先给出了NiosII软核及SOPC的技术特点,并结合给出的设计方案就其中的设计要点、难点进行了阐述。     

主动队列管理算法的现场可编程门阵列硬件实现方案

提出了主动队列管理(AQM)算法的现场可编程门阵列(FPGA)硬件实现方案,以提高算法的执行速度和实时性,降低路由器的资源占用。编写了串口通信程序来实现FPGA与软路由器(IPCop)的数据传输,并将该实现方案应用于随机早期检验(RED)算法。实验结果表明,在硬件层面上实现了FPGA与路由器的通用通信接口以及RED算法快速、有效的拥塞控制功能,为FPGA实现其他AQM算法提供了一种有效可行的方案。     

FPGA的比较与选型

随着集成电路技术的发展,现场可编程门阵列（ＦＰＧＡ） 以其独特的优点得到了越来越广泛的应用。目前有很多厂家生产ＦＰＧＡ,其中Ｘｉｌｉｎｘ 和Ａｌｔｅｒａ 公司的ＦＰＧＡ 产品使用比较广泛。本文主要以Ｘｉｌｉｎｘ ＸＣ４０００ 系列和Ａｌｔｅｒａ ＦＬＥＸ 系列为例,从ＦＰＧＡ 内部结构的可编程逻辑块,输入／ 输出块和连接布线资源三个方面对两个公司的产品进行比较