差错非均匀保护turbo码

论述了给定turbo码的两个分量编码器和所需交织器的大小后,turbo码可获得差非均匀保护（UEP）,通过对每个重要类的冗余量、输入帧级别定位的控制,从同样的发量编码器和交织器,可以得到不同UEP级的UEPturbo码码族,如果用可编程收缩和交织的硬件实现译码,UEPturbo码码族可用同样的turbo迭代译码器实现。     

综合型随机交织器的开发与仿真

在总结已有TURBO码交织器设计规则的基础上，设计出一种新的交织器——综合型随机交织器．通过计算机仿真，从输出码重、相关系数和延时3个方面性能对常用交织器和新交织器进行了比较．结果表明，综合型交织器获得的纠错性能优于其它交织器的性能．     

Turbo码中一种基于混沌映射的DRP交织器设计

针对Turbo码编译码结构的交织器的设计问题,提出了一种有效降低突发错误的交织器的设计方法,利用了混沌序列的伪随机性,结合Dithered Relative Prime(DRP)的内部交织过程,并将其应用于Turbo码中,和传统交织器在相同环境下进行仿真比较.结果表明:在信噪比大于1.5 dB条件下,该交织器有效地降低了Turbo码的误比特率,达到改善系统性能的目的.     

一种低复杂性的伪随机交织器实现方案

分析了随机交织器在Ｔｕｒｂｏ 码中的重要作用,讨论了交织器的设计原则,指出在满足时延要求的前提下,交织深度应与数据帧大小相一致．在此基础上,针对加性白高斯噪声信道和Ｒａｙｌｅｉｇｈ 衰落信道条件,对交织深度与Ｔｕｒｂｏ 码性能的关系进行了计算机模拟,给出了一种采用ｍ 序列的伪随机交织器硬件电路实现方案,其复杂度与分组交织器相同,便于专用集成电路实现．     

从相关性分析Turbo码交织器的设计

分析了Turbo码编译码对交织器相关性的要求,以及交织器的设计对码距的影响,提出了以序列相关性作为设计交织器的判据和斜对角交织方案。得出了当采用斜对角交织时,由于其序列相关性为0,在较小的交织深度下,Turbo码可取得较好的差错纠错性能,仿真实验证明了此结论。     

改进型Code—Matched交织器

Turbo码作为信道编码方案，可以获得较高的误比特率(BER)性能，而交织器的设计是影响Turbo码性能的关键环节．笔者在码的重量分析的基础上提出了一种改进型Code-Matched交织器，它可以减少低重量码的数量。从而提高Turbo码的性能．这种改进型Code-Matched交织器可以适用于多种不同生成矩阵产生的Turbo码，而且不会影响Turbo码在中、高信噪比处的性能，同时，在Rayleigh信道下，该交织器能降低错误平台。     

分组、随机交织器相关系数仿真分析

着重分析了Turbo码输入序列形式和长度对交织器相关系数的影响,并对两种常用交织器进行了仿真。仿真结果表明,根据在信道中传输的信息码流设计出的分组交织器性能可以比一般的随机交织器优越。     

基于3GPP标准的Turbo码性能分析与仿真

介绍了一种符合3GPP标准的交织器,通过仿真分析,比较了该交织器相对于普通随机交织器的优异性,以及在这种交织器下Turbo码在AWGN信道环境中的设计参数对误码率性能的影响.在详细分析3GPP标准交织器的基础下,对Turbo码的性能进行了仿真.结果表明,采用3GPP标准交织器可以改进误码率性能,而且译码性能也比较稳定.     

Turbo码中的交织器的设计

Turbo码编解码中交织器设计的好坏影响整个通信系统性能,在设计交织器时如何使码字更接近随机序列是交织器设计的关键。对几种常用交织器的实现方法进行比较,采用固定交织方法,以奇偶交织为基础,提出螺旋奇偶交织方案,在FPGA上用查找表的方法实现了螺旋奇偶交织器的设计。仿真与实验结果表明,采用螺旋交织器的好处在于该交织器的交织和解交织序列相同,可以分时使用交织器与解交织器,大大节省硬件资源。     

基于FPGA的高速TURBO码编译码器硬件实现方法

简要介绍可编程逻辑器件、开发软件及TURBO码。取RSC (13,15) 8分量编码器,1/3码率,交织长度为1 024 bit的随机交织器,进行TURBO编码器设计,解决了RSC分量编码器归零、流水处理、交织及删余复用等问题。在TURBO码迭代译码中的核心模块中设计了交叠滑窗结构,降低了运算复杂度,提高了译码速度。最后对TURBO码编译码主要功能模块的硬件方案进行了设计与实现。     

基于T-Chaotic映射的保奇偶对称交织器

提出了基于T-Chaotic映射的保奇偶对称交织器算法(TCOP)。通过引入混沌模型,可以提高交织器的可控随机性以及减少保奇偶设计过程中校验序列的相关性;保奇偶对称设计则提高了校验序列的等差保护并简化了系统结构。提出了3种TCOP算法,并与S-Chaotic算法和基于S-Chaotic映射的保奇偶交织器设计(SCOP)在时间延迟和误比特率上进行了比较。在时延方面,帧长范围为512～4096,S-Chaotic的生成时间是TCOP.2的8～676倍,SCOP是TCOP.2的8～118倍;在固定帧长(1024)下,TCOP.2与SCOP性能相近,比S-Chaotic提高了约0.3dB的编码增益。     

Turbo码在第三代移动通信中的应用

就通信领域中备受关注的Turbo码和第三代移动通信系统作了初步的探讨，着重对Turbo码这种纠错功能非常强的编译码方案进行了分析，通过软件仿真的方法研究了其在第三代移动通信中作为高速信道编码的性能．     

串行级连空时编码系统的匹配问题研究

在空时编码系统的设计中,通常是在保证分集增益的前提下优化编码增益.文中提出一种通过内、外码相互匹配来优化串行级连空时编码系统的新方法,详细分析了外码冗余信息对整个串行级连系统的影响,指出利用交织器对外码输出序列的置换作用可达到内外码之间的匹配.该方法可使系统复杂度进一步降低.仿真结果表明,通过匹配方式优化的级连系统比采用现有最优码的系统有2dB增益.     

串行级联码的改进译码设计和SOVA算法

为了提高采用短交织器的串行级联卷积码在低级迭代译码时的性能 ,将对数最大似然算法的译码结构引入传统的SOVA中以增强其在短交织时延时的性能 .由于对数最大似然算法和SOVA算法的结合避免了对最大路径中每步度量的更新 ,该算法也对低时延要求有所贡献 .对几种串行级联卷积码仿真的结果表明改进的译码器能在短帧交织时获得满意的性能 .改进的串行级联卷积码的译码算法和设计适用于高比特率低时延的通信系统 .     

IEEE802.11n无线局域网中的多模交织研究与实现

对IEEE 802.11n协议中交织与解交织的置换规律进行了研究,提出一种支持该协议全部36种交织模式的交织器硬件结构.设计技术包括:合并三次置换为一次写、读数据操作;利用置换的循环特性设计优化电路代替复杂的计算公式,产生多模地址及复用交织与解交织.FPGA实现及ASIC综合仿真结果说明,该结构相对于已有的设计能够获得...     

带有并行分支的级连网格空时码研究

系统研究了带有并行分支的级连网格空时码,提出通过减少网格空时码状态数,来降低串行级连空时编码系统编译码复杂度的方案．给出级连空时码的设计方法,包括带有并行分支的网格空时码的设计以及对应外码的和交织器的选择．利用联合界的概念,分析其在准静态衰落信道下的性能．仿真显示,带有并行分支的级连网格空时码,不仅可有效地降低系统编译码复杂度,同时还具有较好的抗衰落性能．     

QPP交织器的性能分析

为了提高高速并行Turbo译码的效率,Turbo码需要改进其内部交织器。QPP（Quadratic Polynomial Permutation）交织器是一种新型的基于置换多项式的确定性交织器,由于其操作简便,复杂度低,结构灵活,性能优良,成为近年来Turbo码交织器研究的热点。分析了QPP交织器的原理,通过实验验证了QPP交织器及其反交织器具有最大无争用特性,该特性可以有效提高高速分块并行Turbo译码的效率。仿真结果表明,QPP交织器还可以显著改善高速分块并行Turbo译码性能。     

Turbo码中交织器误比特率的分布分析方法

由于误比特率分布更能深刻细致地描述纠错码的纠错能力,因此,采用误比特率分布的方法,对Turbo码中3GPP交织器、分组交织器和随机交织器在不同码率下的性能进行了比较和分析.仿真结果显示,分组交织器的误比特率分布具有明显的周期特征;随机交织器的误比特率分布的随机特性更为明显,误码率分布比分组交织器分布的更为广泛;而对于3gpp交织器,它的误比特率分布具有较为平坦的分布曲线和较低的平均误比特率.