软件流水向量化算法研究

描述了开源高性能编译器Open64及向量化框架,给出了多循环层进行依赖关系分析算法和收益分析方法。结合面向DSP架构的SLP向量化框架,给出了一种应用软件流水的向量化算法。实验结果表明软件流水向量化算法适用于某些计算密集的DSP应用,最高加速比达到14.2。     

广义部分求值循环展开的中止条件

循环展开问题一直是过程式值言部分求值和广义部分求值的一个难题。笔者基于数据流分技术，提出了一个部分求值或广义部分求值的循环展开中止条件，利用该中止条件能有效地解决这一难题。     

基于FLUENT的适配器空泡流水动特性仿真

基于FLUENT软件,针对适配器空泡流的水洞实验展开建模仿真研究,建立了适配器和弹体缩比模型;对2种工况下一定张角的适配器空泡流水动特性进行了数值模拟;对结果进行了分析并与水洞实验进行了比较。结果验证了空泡理论同时为适配器空泡流水动特性仿真以及结构设计提供借鉴和参考。     

建筑流水施工时间参数分析

流水时间参数的确定与计算是组织建筑流水施工的重要内容之一。通过对流水时间参数的基本概念和常用计算方法的分析，指出了其中的不足与矛盾之处，提出了从概念上更趋合理的流水步距及流水工期的计算方法。     

建筑流水网络

本文论述了应用《CPM》计算建筑流水施工的方法。着重指出了建筑流水施工具有一种组织约束,即“连续滞量”(DT)。DT 可以简便地进行计算,是建筑流水网络的特殊形式。本文还简略地阐明了简化建筑流水网络的必要性和可能性。     

面向对象有限元快速算法--Ⅱ快速算法

在稀疏分块矩阵的双向正交链表存储结构的基础上,采用矩阵间的快速算法和基于稀疏分块矩阵的带宽优化技术,减少了结构有限元分析的计算量和存储容量。采用高速缓存和循环展开技术,降低了存储复杂性,提高了浮点运算的平均时间。数值算例表明:采用该存储方案和快速算法,既提高了运算速度,又减少了存储空间。     

集群通信中64QAM调制器的设计

在集群通信系统中,为了利用语音信道进行数据传输,设计了一种以64QAM作为调制方式的调制器.讲述了64QAM的原理,给出了系统设计的方框图和软件编程的流程,对调制器中几个重要的功能模块进行详细说明,最后利用DSP芯片通过软件编程进行实现.     

一种灵活高效的分数延迟数字滤波器

一般拉格朗日内插采用直接的FIR滤波器实现,虽然简单,但系数随延迟变化而变化,实现不灵活。对此提出一种更为灵活高效的实现结构：Farrow滤波器结构。Farrow滤波器结构及其对称的改进Farrow滤波器结构,不仅可应对变化的分数延迟,而且大大减少运算,提高运行效率。采用TMS320C64X芯片对拉格朗日内插的4种实现方式进行定点设计,实验结果表明：利用Farrow或改进Farrow滤波器结构实现分数延迟滤波器,不仅节约存储空间,而且容易使用软件流水,比FIR直接实现更能提高运算效率。     

基于MIT启发式算法的阻滞流水车间调度问题研究

Blocking流水车间调度问题广泛存在于现实的制造环境中．结合经典流水车间调度问题中的一种有效启发式算法的思想，设计一种构造启发式算法．算法从对目标函数结构的分析入手，结合Blocking流水车间调度问题的特性，以减少机器闲置时间机制来实现目标函数的最小化．通过对大量典型算例的计算，实验结果证明设计的算法在工件数很大时具有优越的性能．     

基于遗传算法的双目标混合流水车间调度问题研究

研究双目标混合流水车间的调度问题。提出一种新的算法,以遗传算法为基础,结合小生境技术来解决双目标混合流水车间调度问题。由于在实际的生产加工过程中,单一的目标已经不能满足企业的需要,因此有时需要考虑两个目标。本文充分考虑双目标条件下的流水车间调度问题,在以生产周期为优化目标的同时,生产费用也作为企业生产的优化目标。运用遗传算法来选择不同级别的染色体,对同级别的染色体则通过小生境技术选择,从而保证解的多样性和准确性。以合理的数学模型为基础,确定编码和解码方案,明确遗传算子,最后结合实例通过仿真得出最优方案。结果表明:采用小生境遗传算法可以有效的解决双目标混合流水车间调度问题。     

FPGA Implementation of Wave Pipelining CORDIC Algorithms

The implementation of the coordinate rotational digital computer(CORDIC) algorithm with wave pipelining technique on field programmable gate array(FPGA) is described.All data in FPGA-based wave pipelining pass through a number of logic gates,in the same way that all data pass through the same number of registers in a conventional pipeline.Moreover,all paths are routed using identical routing resources.The manual placement,timing driven routing and timing analyzing techniques are applied to optimize the layout for achieving good path balance.Experimental results show that a 256-LUT logic depth circuit mapped on XC4VLX15-12 runs as high as 330 MHz,which is a little lower than the speed of 336 MHz based on the conventional 16-stage pipelining in the same chip.The latency of the wave pipelining circuit is 30.3 ns,which is 36.4% shorter than the latency of 16-stage conventional pipelining circuit.     

FPGA Implementation of Wave Pipelining CORDIC Algorithms

The implementation of the coordinate rotational digital computer (CORDIC) algorithm with wave pipelining technique on field programmable gate array (FPGA) is described. All data in FPGA-based wave pipelining pass through a number of logic gates, in the same way that all data pass through the same number of registers in a conventional pipeline. Moreover, all paths are routed using identical routing resources. The manual placement, timing driven routing and timing analyzing techniques are applied to optimize the layout for achieving good path balance. Experimental results show that a 256-LUT logic depth circuit mapped on XC4VLX15-12 runs as high as 330MHz, which is a little lower than the speed of 336MHz based on the conventional 16-stage pipelining in the same chip. The latency of the wave pipelining circuit is 30.3ns, which is 36.4% shorter than the latency of 16-stage conventional pipelining circuit.     

A parallel-pipelining software process model

Software process is a framework for effective and timely delivery of software system. The framework plays a crucial role for software success. However, the development of large-scale software still faces the crisis of high risks, low quality, high costs and long cycle time. This paper proposed a three-phase parallel-pipelining software process model for improving speed and productivity, and reducing software costs and risks without sacrificing software quality. In this model, two strategies were presented. One strategy, based on subsystem-cost priority, was used to prevent software development cost wasting and to reduce software complexity as well; the other strategy, used for balancing subsystem complexity, was designed to reduce the software complexity in the later development stages. Moreover, the proposed function-detailed and workload-simplified subsystem pipelining software process model presents much higher parallelity than the concurrent incremental model. Finally, the component-based product line technology not only ensures software quality and further reduces cycle time, software costs, and software risks but also sufficiently and rationally utilizes previous software product resources and enhances the competition ability of software development organizations.     

基于RSA在高性能DSP上实现的算法分析及优化

RSA是公开密码体系中应用最广泛的算法,通过对算法结构的分析,运用中国剩余定理、M-ary乘方以及Montgomery约化等方法对RSA的运算过程进行了重新设计,提出了一种减少预计算数的M-ary算法,并结合TI公司TMS320C6201高性能DSP的流水特点,对模幂运算中用得最频繁的模平方运算进行了优化,提高了计算的速度.     

基于CAN总线的组态软件回路识别方法的研究

介绍了组态软件实现的硬件平台,对于组态软件中的回路识别方法在CAN总线教学实验系统中的应用做出了具体分析与设计。采用递归式回路识别方法对CAN总线控制系统的输入、输出、运算、控制模块进行回路组态,完成硬件系统的软连接,实现图形组态软件与硬件实验系统同步完成设定功能的要求。采用Visual C＋＋作为开发平台,将递归式回路识别方法应用于CAN总线控制系统当中,实现图形组态软件的回路组态功能,并将此软件应用于高校教学实验系统。     

流水步距定义问题的分析

在建筑工程专业的《建筑施工组织》教材中,关于流水步距的定义与其实质有一定的出入,故此对流水步距的定义进行了比较深入、全面地分析和论证,并给出了流水步距比较严密、比较科学的定义.     

一种受限资源的软件流水滚动调度算法

在VLIW处理器程序设计时，良好的手动汇编通常比复杂的编译器能够更有效地解决实际问题，但手动编码是一项易出错、耗时的工作，为了有效地实现手动编码，提出了一种手动编码的启发式实现方法，循环可以用数据流图（DFG）来表达，而每种DFG代表了一种调度，根据DFG可以建立一张带资源限制的调度表，通过对表的滚动（隐式重定时），可以逐步实现更紧凑的调度，同时尽可能多地预先罗列出算法的多种调度方案，以选择其中最佳的方案.该方法相对于单纯的手动编码和复杂的编译器能够在更短的时间内实现算法，并能达到最优的并行效果.     

面向SIMD向量化的循环优化技术研究

随着SIMD扩展技术的不断发展,自动向量化逐步成为程序优化的重点。然而,大部分程序本身不能直接被向量化,需要通过循环变换来发掘潜在的并行性。首先以Open64中的循环变换为例概括介绍了传统的循环优化方式,然后从多面体表示、循环变换建模方法和代价模型等3个方面具体介绍了多面体模型指导的循环变换技术,最后对两种循环优化方式的优缺点进行了对比分析。     

一种新的软硬件协同综合及其处理器分配方法

在实际应用中,软硬件协同设计过程包含了软硬件结构的确定,这一确定过程具体包括了处理器件的选择、任务到元件的映射和任务时间调度的安排。现存有很多基于协同设计的启发式算法,但其中的大部分只能应用于简单的结构和非流水化的应用。提出了一种能够应用于软硬件协同设计的处理器分配和流水化处理的新方法。这种方法能够根据元器件对系统性能的提高程度反复选择器件,据此分配任务、创建流水平台,并且能够消除冗余平台。