国防科技工业知识产权

简介：本发明公开了一种P型功率MOS开关管驱动电路。在P型功率MOS开关管的源极和栅极之间连接有1个推挽驱动电路和1个浮动分压电路。推挽驱动电路利用三极管QI和Q2相互交替开通时所产生的瞬态电流,对P型功率MOS开关管内部的寄生电容进行快速充放电控制;浮动分压电路为P型功率MOS开关管提供,1个稳定的负脉冲栅源电压值,从而提高P型功率MOS管的动态特性,     

新型钟控神经元MOS采样/保持电路

为实现连续时间信号到离散时间信号的转换, 提出一种采用钟控神经元MOS管设计的新型电压型采样保持电路.在设计新方案中,通过引入nMOS阈值补偿单元,克服单管神经元MOS跟随器存在阈值损失这一缺点,提高采样保持电路的精度.采用具有高功能度的钟控神经元MOS管实现采样保持和跟随输出,使所设计的电路具有简单的结构和较低的功耗.对钟控神经元MOS管的SPICE宏模型进行改进,改进后的模型可用于对具有可变浮栅预置电压的电路进行分析.采用TSMC 0.35 μm双层多晶硅CMOS工艺参数对设计电路进行HSPICE模拟,并对新设计方案与现有采用神经元MOS管设计的采样保持电路进行比较.模拟结果表明,所提出设计方案明显提高了采样精度,并具有较低功耗.     

纳瓦级低功耗CMOS基准源研究与实现

工作在亚阈值区的2个MOS管栅压差值与温度成正比,基于这一理论,本文设计了一种纳瓦级功耗的带隙基准源电路.整体电路包括启动电路,一个纳安级电流源电路,一只双极晶体管和一个与绝对温度成正比(PTAT)的电压发生器.与传统CMOS带隙基准源相比,本文采用的结构具有更低的功耗.电路性能基于SMIC 0.18μm混合CMOS工艺仿真验证,结果显示此电路在1.8V电压下工作时,整体功耗120nW.     

126.6～128.1 GHz基波压控振荡器设计

采用65 nm CMOS工艺,设计一款基波压控振荡器(VCO).采用负阻单元的寄生电容与用户自定义电感形成VCO的电感-电容(LC)谐振网络.采用交叉耦合对管作为VCO的负阻单元,维持VCO的稳定输出信号.通过控制尾电流管的偏置电压大小调节交叉耦合管的寄生电容,从而实现输出频率的调谐. VCO输出缓冲器(buffer)采用共源-共栅(Cascode)结构以减小负载电阻对电路振荡的影响.所设计的片上变压器实现了差分信号转单端信号功能,并与传输线、地-信号-地(GSG)焊盘实现了VCO输出匹配.测试结果表明,电路的输出频率范围为126.6~128.1 GHz,调谐范围为1.5 GHz.当电路工作频率为127.2 GHz时,输出功率为–26.8 dBm,偏频为1 MHz处相位噪声的仿真值为–86.3 dBc/Hz.该电路的芯片面积为405μm×440μm.     

具有90°可调移相的万兆以太网数据判决芯片设计

介绍了用法国OMMIC公司0.2μm GaAs PHEMT工艺设计的具有90°可调移相的万兆以太网数据判决芯片的模块及单元电路的结构,给出了仿真结果及版图,最后给出分析和结论.该芯片的判决电路采用 SCFL (源级耦合晶体管逻辑)的D触发器结构,根据矢量叠加原理设计,采用差动电流放大器构成可调移相器.该芯片可直接用于万兆以太网IEEE 802.3ae中10G BASE-R 和10G BASE-W的物理媒介配属层的时钟数据恢复模块中.     

0.18 μm CMOS高效高增益功率放大器设计

在自偏置A类共源共栅射频功率放大电路拓扑基础上,基于SMIC 0.18 μm CMOS工艺设计了两级自偏置A类射频功率放大器电路.该射频功率放大器电路采用两级共源共栅结构,在共栅MOS管上采用自偏置.采用Cadence公司的SpectreRF工具对电路进行仿真与优化.设计与优化结果表明,在2.4GHz频率下,输出功率为20.3dBm,功率附加效率为49％,功率增益达到32dB.     

一种光伏阵列接地阻抗的测量方法

在光伏逆变器安全性指标中,测试光伏阵列的接地阻抗功能是安全性指标中重要指标之一。能否准确无误测量,关系到逆变器的安全以及整个系统的安全。固定结构阻抗测试电路主要是采用一个可控恒流源电路、两个功率MOS管组成线性电路分压组成,再由DSP芯片去采样检测电压信号,通过软件控制算法计算后得到光伏阵列接地阻抗值。     

应用于多值逻辑的双传输管逻辑网络综合

为实现静态电压型多值逻辑电路, 提出了一种采用双传管逻辑(DPL)结构的设计方案及综合方法. 在该设计方案中,文字运算电路也是采用普通MOS管来实现, 而无需对阈值作任何的调整. 通过建立描述双传输管开关状态与信号之间相互作用关系的传输运算表示式,实现了对电路的有效综合. 对三值单变量函数电路、三值与/与非门、或/或非门、三值模3乘法器和三值T门的设计结果,验证了所提出方法的有效性. 在此基础上总结出了采用DPL设计三值电路的反演法则和对偶法则，使用这些法则可在不改变电路结构的基础上方便地得到相应的补函数和对偶函数电路, 从而增强电路的功能. 所提出的设计方法和法则可用于对三值复杂函数的综合.     

一种精简的高速率功率MOS驱动器

设计了一种具有新颖的死区产生方法的高压功率MOS驱动电路,利用电阻调节驱动MOS管栅极电容充放电的时延,来产生极短的死区时间,可精简电路结构,提高驱动速率,并且无需电流偏置,就能有效降低电流源噪声．基于0.4μm BCD工艺,经Cadence环境下进行仿真验证．结果表明,该驱动电路能够产生10ns以下的死区时间,且传输时延低于70ns．对采用该驱动电路的一款功率因数校正芯片进行测试,驱动输出开关信号的上升沿时间为90ns,下降沿时间为55ns．功率因数可达0.995,总谐波失真为6.5％．     

一种自偏置预失真线性功率放大器

该文提出了一种用中芯国际0.18μm工艺设计的自偏置预失真AB类功率放大电路电路结构。电路采用两级共源共栅结构,在共栅MOS管上采用自偏置电路,在第二级电路中采用预失真电路。该次设计采用Agilent的ADS软件对电路进行模拟,在2.4GHz频率下,1dB压缩点的输出功率为22.5dBm,此时的PAE是25.1%。