基于部分游程翻转的SoC测试数据压缩

提出一种基于变长输入Huffman编码的SoC测试数据压缩方法,在测试序列中直接对连续的"0"游程和"1"游程进行编码。通过部分游程翻转的方法,使用单独的码字对翻转操作进行标识,使得长度相等的"0"和"1"游程共用一个码字,从而减少了短游程的数目。它的解压体系结构由一个Huffman解码器和控制生成单元(CUT)组成,且不需要循环扫描移位寄存器。实验结果表明,这种方法能够有效的压缩测试数据。     

一种基于分块编码和优化排序的测试数据压缩技术

为了有效地降低数字集成电路测试成本,提出了一种编码压缩方案和测试排序算法。这种压缩方案就是把每一个测试模式分成固定长度的块,并根据相邻测试模式的对应块是否相容和一位相异进行编码。同时采用贪婪的排序算法对编码过程中所有测试模式进行动态排序,寻找一种最佳压缩顺序,以便进一步发挥所提方案的压缩效果。文章最后给出了该方案的解压思想和实验结果,证明了该方案能够提高数据压缩率,降低附加硬件开销,优于已知的其他测试数据压缩方案。     

独立于测试数据的字典编码方法

为减少测试数据量,提出一种新的独立于测试数据的字典编码方法。首先设计基于图论寻找团的启发式算法,合并相容扫描链,压缩测试数据宽度,然后利用最简分数对应浮点数的二进制形式生成字典,使用字典编码进一步压缩测试数据长度。该编码方法无需填充测试集中的无关位且字典的生成独立于测试数据,可以预先生成字典,缩短了测试时间;解压时无需存储字典,通过简单计算即可还原测试数据,减小了硬件开销。实验表明,该方法在ISCAS 89标准电路Mintest集上的平均压缩率达到65.57%,能够有效地压缩测试数据。     

基于SVIC编码的SOC测试数据压缩

本文针对SOC测试数据压缩，提出了一种新的可挑选变长输入编码（SVIC）方案。先采用一启发式的贪婪算法，得到带有无关位测试集TD的差分矢量序列Tdiff后，再用该SVIC编码对其进行压缩，以缩短测试时间，降低测试数据带宽的要求。文中同时给出了相应SVIC解码器的设计。实验结果表明，在硬件开销接近时，SVIC的压缩比可比SC编码平均高出约17．46％；而与VIHC编码相比，虽然其压缩比略有下降，但SVIC解码器所要求的面积开销却可显著降低。     

基于LFSR种子重播的组合电路测试方法研究

针对组合电路测试数据量大的缺点，提出了一种基于LFSR种子重播的组合电路测试方法，该方法利用内建自测试技术自动生成测试矢量，并利用一个LFSR（Linear Feedback Shift Register）的种子对多个确定性测试向量进行编码压缩，能够显著提高测试数据的压缩率和保证测试的故障覆盖率。仿真试验表明，该方法具有测试序列长度短和故障检测率高的优点，可用于大规模数字电路的自动测试矢量生成。     

SOC测试矢量压缩技术

为了减少SOC芯片的测试容量和缩短测试时间,可以在下载前压缩测试数据.文中利用SOC测试矢量间的相关性,提出基于矢量间编码的压缩算法,在有很好的压缩效率的同时,它的解压缩算法能够很简单地在嵌入式微处理器上用软件实现.     

极低码速率下工业视频图象压缩编码的方法与技术

讨论了分析极低码速率下工业视频图象压缩编码采用的方法与技术，包括；极低码速率的图像编码研究的发展，极低码速率下工业运动视频图像压缩编码采用的方法及特点等。     

基于部分数据块复用的SoC测试数据压缩方法

提出了一种基于部分数据块复用及统计的测试数据压缩方法。以测试向量为单位,首先寻找出一个最优参考数据块,再利用数据块的相关性及部分数据块可复用性,并按编码规则对其进行编码压缩。它的解压结构只由一个有限状态机(FSM)控制,其结构简单、硬件开销较小。在基准电路上进行的实验表明,本文提出的方案能够有效的压缩测试数据,较同类编码方法有更高的压缩效率。     

基于参考向量和纠错编码的测试数据压缩算法

随着系统级芯片SoC的集成度越来越高,所需的测试数据量呈指数倍增长,针对测试数据量大这一关键问题,提出了一种有效的基于参考向量和纠错码编码的压缩方案,该方案对测试数据进行三步处理:对测试向量进行分块处理;按照特定的团划分方式选出参考向量;利用纠错码和测试数据相容性的特点对测试数据进行编码.提出的编码具有更短的码字,解压...     

长度折半的测试资源编码方法

编码方法通过压缩原始测试数据达到减少测试数据量的目的,是解决集成电路测试过程中测试数据量快速增长的有效方法之一。提出一种新的长度折半的测试数据编码方法,该方法首先对测试数据同时按0游程和1游程进行划分,然后对划分进行长度折半,编码。该方法既减少了编码的游程数量,又减少了编码的游程长度,可以在不增加代码长度的情况下增加能编码的游程长度。理论分析证明该方法具有极高的压缩效率,同时该方法解压结构简单,且独立于测试数据。实验结果表明:该方法平均压缩率达到65.13%。因此该方法具有很高的性价比,具有一定的应用价值。     

基于URLLC技术在智慧电网控制的应用

针对智慧电网发展的现状,分析了智慧电网在建设中面临的困难,并提出URLLC技术的超可靠和低延迟特性可减少智慧电网时延,增加其可靠性,并为特高压电网的建设提供支持的观点.文中通过对Polar编码的信道极化进行分析,对比其他编码方法,总结出更适合智慧电网的Polar编码的译码方法,即分布式CRC-Polar码.该方案不仅可减少电网下行通道时延,还能增加URLLC技术的可靠性,有一定的参考价值.     

数字信号的远程基带传输系统设计

针对石油测井行业中井下视频信号传输受到线缆自身特性、传输距离和外界环境等因素的影响,导致图像数据传输速率慢,传输质量差的问题。采用增强信号强度、优化信号传输方式和编码方式来降低传输距离对数字信号传输速度的影响;信源编码和差分传输技术可以有效降低线缆自身特性和环境因素对数字信号传输质量的影响,提升信号的信噪比,从而实现数字信号的远距离高速传输。通过实际测试表明,该传输系统在600KB/s的传输码率下,解码模块恢复的图像峰值信噪比(PSNR)值为32.0574,结构相似性(SSIM)值为0.8988,满足本系统的设计需求,具有较高的实际价值。     

超声无损检测中基于分段长码技术的多重回波检测

超声检测中存在的多重回波是影响其检测质量的重要因素.由于多重回波会显著地降低系统的成像分辨率,并造成对诊断和测量的误判.因此,辨别和消除多重回波所造成的干扰,是提高超声检测质量的有效途径.提出了一种在静态检测条件下基于超声分段长码技术来区分多重回波的方法,该方法能够在不依赖任何先验假设和构建的情况下,有效地区分多重回波,辨别和去除其造成的伪像,并且降低检测的模糊度.另外,由于采用多次发射叠加的原理,该方法克服了普通短码的自相关特性不强的弱点,能够获得长码的效果,具有较高的信噪比和检测精度.实验结果表明,该方法达到了预期的效果.     

水声通信系统中的Turbo编码方案研究

为了使数据在极其复杂的水声信道中可靠传输,需要采用具有很好纠错性能的纠错码来提高信息传输的可靠性。针对水声信道多径干扰强、信道衰落严重的特点,提出了基于Turbo编码的直接序列扩频水声通信编码方案,并对其在水声多径信道中的性能进行分析。数值仿真及湖试数据处理结果表明,该编码方案具有编码增益高、抗多径能力强的特点,误码性能优于不加直接序列扩频的Turbo编码方案,更适合于强多径、衰落严重的水声信道。     

变电设备管理系统的功能位置编码设计与应用

分析了编码设计的原则和结构,设计了一套适合变电设备管理系统的功能位置编码体系。其主要特点是使在线设备与备品备件和故障维修通过设备编码为查询主键成为整体化设计,有效地提高了设备管理效率。     

基于SAP的变电站自动化设备管理系统功能位置编码的设计与应用

分析了编码设计的原则和结构,设计了一套适合变电站自动化设备管理系统的功能位置编码体系.其主要特点是使在线设备与备品备件和故障维修通过设备编码为查询主键成为整体化设计,有效地提高了自动化设备管理效率.     

LDPC码的多路并行编码器实现

针对空间数据系统咨询委员会(CCSDS)标准下低密度奇偶校验(LDPC)码编码器低硬件实现复杂度的应用需求,提出一种适用于不同码长、码率LDPC码的多路并行编码器实现架构。该架构通过重复利用编码器中的存储单元,将矩阵信息共享到所有并行的运算单元中从而提高资源利用率。进一步,在现场可编程门阵列(FPGA)平台上验证并测试码率分别为1/2、2/3及4/5的单路和多路编码器,测试结果表明采用多路并行架构的编码器吞吐量比单路编码器有明显的提高且均达到1 Gbps以上;与达到基本相同吞吐量的单路多组编码器相比,其查找表资源分别减少40%、44%和46%。该架构充分利用FPGA的存储资源进而有效降低硬件实现复杂度。     

实时数据质量码在节能减排监管系统中的实现与应用

通过浙江省电力行业节能减排监管系统的建设,可以有效保证各类实时信息数据的存储,最终达到集中统一管理、统一共享的目的,并对实时信息与基于人工的业务信息进行有效整合,以满足业务应用系统对实时信息的应用需求。在实时数据的存储中,实时数据质量码发挥着至关重要的作用。分析实时数据质量码的存储流程,并介绍质量码在节能减排监管系统中的实现与应用。     

条形码技术在电能计量器具管理中的应用

提出了条形码技术在计量器具管理中应解决的几个主要问题，讨论了编码设计的原则，阐述了条形码的技术要求，介绍了条形码在计量管理中的具体应用方法。