基于CPLD的电子密码锁设计

本文介绍了一种在MAX PLUSⅡ环境下,采用复杂可编程逻辑器件(CPLD)的新型电子密码锁设计方法,阐述了其工作原理和软硬件设计方法。该密码锁通过扫描电路、键盘译码电路、弹跳消除电路、比较电路和七段译码电路等实现了密码输入、数码清除、密码激活、电锁解除、密码更改和误码报警等功能。本论文对该密码锁的程序进行了功能和时序仿真,结果表明该密码锁的功能满足设计要求,能够实现正常开锁、上锁和修改密码。该密码锁体积小、功耗低、易于维护和升级,有很好的市场前景。     

基于VHDL语言的数字钟层次化设计与实现

EDA技术的关键就是用硬件描述语言来描述数字系统,简化了数字系统的设计过程。利用VHDL语言描述数字钟系统,采用自顶向下的方式设计,详述了数字钟底层文件中每个模块的设计思路,及顶层文件的生成,并通过下载仿真,最终实现了系统的设计,具有一定的可行性。     

基于VHDL描述语言的高级数据链路控制协议实现

VHDL硬件描述语言是一种用于数字系统进行设计和测试的语言,系统硬件描述能力强,模块化和自上而下的设计思路,使得系统设计周期短、设计灵活,便于移植.通过对EDA设计方法的研究,设计采用模块化思路和VHDL语言设计实现OSI参考模型数据链路层重要协议- HDLC协议,主要设计模块有:帧同步模块、“0”比特填充与删除模块、...     

基于VHDL描述ATM交换单元仿真设计

本文提出基于VHDL描述的ATM交换单元仿真设计方法，设计可扩展的ATM交换单元，采用硬件描述语言VHDL对其中各个模块进行编程，并利用EDA软件进行仿真验证。     

EDA技术在数字电子电路设计中的应用

介绍了一种以大规模可编程逻辑芯片为设计载体,以硬件描述语言VHDL为设计输入,采用自顶向下的EDA设计手段构建电路、开发数字电子电路的方法,中详细介绍了EDA技术的基本特征,并给出VHDL设计实例。     

利用VHDL语言实现Hopfield神经网络运算

VHDL语言作为一种硬件描述语言,其并行执行的特点适合仿真神经网络,便于神经网络的硬件实现,本文简要介绍了Hopneld神经网络算法,并用VHDL语言设计和实现了Hopfield神经网络模块。Hopneld神经网络模块可应用到加密芯片上,模拟非线性函数控制伪随机序列的输出。     

变频系统用电子密码锁的研制

变频系统密码锁由单片机系统、矩阵键盘、LCD显示、红外传输系统和报警系统组成。系统能完成开锁、更改密码、管理员解密、设计者信息显示、密码输入正确以及错误的提示、修改用户密码基本的密码锁的功能。除上述基本的密码锁功能外,还具有调电存储、声光提示等功能等。     

硬件描述语言与数字电路设计

EDA技术进行系统设计的主要表达手段,硬件描述语言VHDL是目前数字系统仿真应用中一种最为实用的语言。介绍了VHDL语言及其基本特点,讨论其在EDA设计中的诸多优点,并以三人表决器为例,说明了用VHDL语言设计数字电路的方法及其在设计仿真中的重要作用,并给出了仿真波形。     

基于单片机的超声波防盗密码锁的设计

阐述了一种超声波防盗密码锁系统,它以STC89C52单片机为核心,辅以矩阵键盘,液晶显示,密码存储,超声波测距等外围电路.该系统可以实现密码验证与重设,存储密码掉电不丢失,并且在密码错误超过规定次数时锁定键盘,自动开启超声波测距装置进行实时监控,一旦判定为可疑情况,报警电路立即启动,提高了防盗报警的鉴别能力.对本设计中密码锁部分和超声波测距部分分别调试,最后联调,测试结果表明该系统反应灵敏,精度高,具有良好实用价值.     

VHDL的模块化教学方法反思与总结

VHDL作为电子工程领域的一种通用硬件描述语言,不仅是EDA的核心技术,同时也是数字系统设计的重要组成部分。通过多年的VHDL教学实践,提出了一套更有利于学生快速学习并掌握VHDL语言的模块化教学方法,即VDE介绍与VHDL程序入门、VHDL组合逻辑电路设计、VHDL时序逻辑电路设计、VHDL综合设计四个模块。通过教学实践取得了良好的教学效果。     

基于VHDL语言的串行密码锁设计

EDA技术的应用引起了电子产品系统开发的革命性变革。利用先进的EDA工具,基于硬件描述语言,可以进行系统级数字逻辑电路的设计。本文简述了VHDL语言的功能及其特点,并以8位串行数字锁设计为例,介绍了在Max＋plusⅡ10．2开发软件下,利用VHDL硬件描述语言设计数字逻辑电路的过程和方法。     

A case study in the development of multi-media educationalmaterial: the VHDL interactive tutorial

While industry and academia have been aware of the need for an intensive study of embedded digital system design, resource constraints, fuzzy objectives, and short-time horizon have handicapped progress. The $150M Rapid Prototyping of Application Specific Signal Processors (RASSP) program is a major DARPA/Tri-Service effort designed to overcome these limitations. This effort has developed a number of new technologies that will lead to dramatically shorter prototyping times and reduced life cycle costs. In a effort to ensure the successful transfer of these new technologies, the RASSP Education and Facilitation (RASSP E&F) program is working to transfer this technology into graduate and undergraduate curricula by developing and transferring educational material. Only by successfully inserting these rapid-prototyping technologies into the curricula and research activities of the university community will the long term benefits of these technologies be realized. To achieve this technology transfer objective, the RASSP E&F program has developed educational material on the key elements of rapid-prototyping of embedded digital systems technology. The result of this effort is a set of educational “modules” covering selected topics. In conjunction with IEEE, several of the modules developed by the RASSP E&F program designed to teach students the VHDL language were converted to HTML and linked with the VHDL language reference manual to form a self-paced VHDL interactive tutorial. A demonstration version of this learning tool, currently published by IEEE, is presented     

WorldFIP智能主站的开发

根据WorldFIP的分布式测控系统的基本结构,提出了以ARM9和VxWorks为软硬件平台、具有快速以太网接口的WorldFIP智能主站的设计方案.硬件由以ARM9处理器AT91RM9200为核心的嵌入式主板模块和WorldFIP通信接口模块组成,模块间的时序匹配由复杂可编程逻辑器件(CPLD)实现,时序转换逻辑用硬件描述语言VHDL设计,同时提供核心代码.驱动软件部分,解析了FDM库的UML静态结构,并给出了在VxWorks下的移植步骤;用户层方面,以应用时间同步、从站设备识别、从站服务代理3个模块为例介绍系统管理软件工作原理与实现方法,利用VxWorks的任务控制、队列、时钟、信号量、事件等实现任务间调度与通信;网关服务器软件则分析了双缓冲对列、socket服务器程序和WorldFIP用户层接口.实验证明该主站工作稳定可靠,且开放性、实时性、运算执行能力良好.     

新型数码防盗电子机械锁的设计与应用

本文介绍了基于PIC单片机、串行通信技术和无线数据传输的新型数码防盗电子机械锁的设计。该电子机械锁具有良好的防盗、识别、报警功能,操作方便,应用广泛,工作可靠。文中给出了系统硬件结构框图、软件流程并重点介绍了该电子机械锁的组成、工作原理、机械结构的改进及各种控制功能的实现。     

电子齿轮比在FPGA中的实现

伺服系统中采用电子齿轮来匹配指令脉冲当量和位置反馈脉冲当量。本文分析了电子齿轮的工作原理,提出了一种位置指令脉冲处理电路来把三种可能的脉冲输入形式转换成统一的可被接受的形式,并在Xilinx ISE开发环境下进行VHDL编程,用数字方法实现了电子齿轮比,最后利用Modelsim软件仿真验证了该设计的正确性和可行性。     

基于DSP与FPGA的光栅地震检波器的信号处理

光栅地震检波器是基于光栅检测技术设计的一种新型数字传感器。它将光栅地震检波技术应用于地震勘探领域,以满足地震勘探的数字化的要求。为了控制两个AD转换器对两路信号进行同步采集,本文根据硬件描述语言VHDL的并发执行特性,在FPGA中设计了双口RAM模块进程。为了完成震动信号高倍细分算法的设计,利用DSP C语言现有的库函数实现细分值的分象限计算。因此结合FPGA与DSP分别在数据采集和运算方面的优势,对震动信号进行实时、准确的处理。     

逻辑分析仪的设计与实现

设计了一款简易逻辑分析仪.采用数字信号采集以及数字示波器存储显示原理,以ARM芯片S3C44B0X与FPGA芯片EPC2Q208C6组成系统核心.该设计由数字信号发生器、数据采集、触发控制、数据存储、显示等模块构成.该设计具有多级采样时钟和32路采样通道,具有测试速率高、多输入通道、触发方式多等优点.采用VHDL编程,在QuartusⅡ下进行编译、综合、仿真,然后下载到FPGA器件上成功实现了逻辑分析的常规功能,验证了该设计的正确性.     

用FPGA实现多通道高精度D/A转换器的控制

本文提出了一种用FPGA实现多通道、高精度D／A转换器控制的设计方案，介绍了该方案中各功能模块的实现方法及VHDL程序文件。     

高速卫星通信中全数字载波同步算法的研究

为满足在高速率卫星通信中全数字化中频解调的要求,对全数字化载波同步算法进行了深入研究,根据奈奎斯特采样定理以及中频采样定理,分析了利用高速中频调制BPSK/QPSK信号恢复本地同步相干解调载波算法的可行性。同时给出了全数字锁相环算法及720MHz中频调制信号下全数字载波同步算法的设计与实现,对其关键组成模块:鉴相器、数控振荡器和环路滤波器等给出了详细的设计方法,并最终使用MATLAB对算法进行了功能仿真,仿真结果表明该算法能够很好地实现数字解调端的载波同步功能,能够完成1MHz以内频偏锁相的功能,相位误差较小,达到了卫星通信系统接收端载波同步的性能要求。     

用Multisim 10实现微处理器的设计和仿真

通过研究4位微处理器的组成原理,利用Multisim 10的VHDL仿真软件Muhisim VHDL包对微处理器的功能模块进行设计和调试,给出了仿真结果,并对结果进行了测试和验证.研究表明,用Multisim 10的VHDL仿真软件来设计微处理器是可行的,为实现可编程的微处理器系统设计提供了基于计算机仿真设计与虚拟实验的全新理念和手段.