低相噪低杂散短波频率源的原理与设计

采用宽带锁相环芯片HMC830设计实现了应用于短波接收机的小型化、低成本、低相噪低杂散频率源。通过优化寄存器配置及工作模式实现了低相噪的频率源,并且在输出增加差分巴特沃兹滤波器降低杂散幅度,抑制共模干扰及偶次谐波,避免单端输出的寄生参数。短波频率源输出频率范围为30~120MHz,步进1kHz,相位噪声≤-120dBc(10kHz),杂散抑制度优于90dB,体积仅为5cm×4cm。     

直接数字频率合成中杂散功率计算

直接数字频率合成器由于其频率切换快、频率分辨力高、频率切换时相位连续等优点正得到广泛应用，其输出杂散功率是人们关心的重要指标。本文分析了相位截断误差和幅度量化误差引起的杂散功率，推导了一个计算杂散功率的公式，该公式简单但精度高。     

一种高分辨低杂散频率合成方法

针对频率合成器分辨率和范围之间的矛盾及影响频率稳定度的相位噪声问题,提出一种基于两级小数分频锁相环的频率合成方法,该方法以前级小数分频锁相环实现频率高分辨特性;后级小数分频锁相环对输出信号相噪抑制的基础上,实现输出频率范围的扩展;通过在两级小数分频锁相环之间设计窄带锁相环滤波器对前级小数分频锁相环的噪声进行隔离,且窄带锁相环滤波器的鉴相频率根据后级小数分频锁相环分频比的小数值进行切换,实现对频率合成器的小数分频杂散的有效抑制。     

基于PLL频率合成器锁相环的降噪技术

随着无线通信技术的发展以及测试仪器小型化的需要,基于PLL频率合成器锁相环的应用也越来越广泛,这就提出了一个如何在此类锁相环中获得低相位噪声信号的问题。本文简要介绍了PLL频率合成器的基本概念、锁相环的噪声源以及基于频率合成器锁相环相位噪声的估算,在此基础上结合理论推导和工程经验提出了改善相位噪声指标的几种技术措施,包括提高鉴相灵敏度和鉴相频率、优化环路滤波器、改善电源滤波等多种手段。实践证明方法可行有效,获得的环路输出信号不但相位噪声指标满足设计要求,而且杂散信号较少且幅度很低,也为其他该类锁相环的设计和调试提供了有益的参考。     

Z源逆变器光伏并网系统杂散电感的影响

在Z源逆变器的光伏发电系统中,系统由直通状态到非直通状态转换时母线会产生寄生电压,增加了并网电能的谐波含量,严重影响了并网电能质量,同时增加了主回路损耗,降低了系统效率。针对此现象,在考虑杂散参数的基础上建立了Z源逆变器的等效模型。通过该模型的电路方程分析了母线寄生电压的产生机理及各杂散参数对母线寄生电压的影响规律,在此基础上,设计了一种母线寄生电压抑制电路。将其应用于1台基于Z源逆变器的光伏发电系统上,能够有效抑制Z源逆变器母线寄生电压,说明该方案具有可行性。     

多列车运行下地铁杂散电流建模仿真

杂散电流会侵蚀地铁沿线埋地金属管道和钢筋混凝土结构进而降低建筑物的强度和耐久性。现有的杂散电流分布模型由于多是单一列车驱动且边界条件为一个或两个变电站,存在模型结构简单且边界条件与实际情形有较大区别等缺陷,致使其仿真结果与实测值存在较大误差。文中将列车及变电所等效为直流源共同对地注入电流,再从杂散电流分布特性出发,基于契合实际状况下的"行车轨道—排流钢筋结构—金属网—大地土壤"四层地网结构方法,利用微元等值电路推出单注入源作用下大地电气量的分布模型,接着将各个单独注入源作用结果进行叠加,得到整条线路上电气量的分布模型。基于成都地铁线路数据,利用所提多列车杂散电流分布模型对全线杂散电流进行编程仿真,预测其在整条线路上的分布,对地铁杂散电流前期施工及后期防护提供参考。     

一款低成本的宽带扫频源设计

本文给出了一款基于DDS＋PLL＋混频技术的0.3～1300MHz扫频源设计,并对这种方案进行了可行性分析。该方案为DDS激励PLL的方案,用到两个锁相环。其中一路由DDS输出作为PLL的激励信号,PLL设计成N倍频环;另一路经过锁相得到固定频率信号,最终这两路信号再进行混频。针对目标市场,在考虑成本的前提下,方案保证了一定的相位噪声和杂散抑制,对输出电平平坦度做了一定的控制,同时利用DDS的高频率分辨率、容易实现程序控制等优点以及PLL很高的工作频率和良好的窄带滤波特性,实现了小步进、切换时间短的宽带扫频源。测试结果达到了预期目的,证明了方案的可行性。     

高阻抗大型变压器杂散损耗分布的控制与仿真分析

本文中作者阐述了高阻抗大型电力变压器杂散损耗的分布特点,并给出了控制杂散损耗的一些措施;结合实例应用有限元仿真软件对漏磁场进行了深入分析。     

L波段频率合成器的设计与仿真

本文介绍了频率合成器的概念,设计了一个用于微波接力通信收发信机的L波段频率合成器,并使用ADS(Advanced Design System)对设计方案进行仿真和优化。通过仿真和优化结果得出,设计的频率合成器有较快的锁定速度,较好的相位噪声性能,在微波接力通信系统中有很高的实用价值。     

基于DDS＋PLL频率合成器的设计与实现

本文介绍了一种针对某跳频通信系统频率合成器的设计方案。在ADS软件环境下进行设计及仿真,并对结果进行了系统分析。设计方案经测试,该频率合成器可以输出200～270MHz范围内的高精度频率信号,频率步进为25kHz,跳频时间小于200μs,技术指标均达到预期要求。能够满足VHF和UHF波段跳频系统的需求,具有较高的使用价值。     

基于集成频率合成器的锁相环设计

本文介绍了采用直接数字频率合成器(DDS)和集成锁相频率合成器PE3236设计2.4G-4.4G Hz本振信号源的新方法,与传统采用小数分频的设计方法相比,具有电路简单、功耗低、体积小等优点,经制作实验电路板验证,试验电路的单边带相位噪声和频率分辨率都达到了预先的设计要求,试验取得了预期的效果.     

基于DDS和PLL技术的微波捷变频频综模拟器

现代雷达及跳频通信系统对微波捷变频频综提出了越来越高的要求,DDS和PLL技术是当今主要的捷变频信号合成方法.本文提出了一种基于DDS和PLL技术的微波捷变频频综模拟器,能够满足现代高精度信号源分析仪对捷变频信号捷变频时间的检测和演示,同时也是一种理想的微波捷变频频综实现方案.     

Spur reduction in frequency synthesizer with an array of switched capacitors

This paper proposes a new spur reducing architecture of phase‐locked loop‐based frequency synthesizer. With an array of switched capacitors and a delay locked loop, the charge coming from its charge pump is evenly transferred to its loop filter at a fixed number of equi‐spaced time intervals. It results in the reduction of fundamental and higher‐order harmonics of the reference spur. The proposed architecture has been designed and fabricated in 180 nm CMOS technology. Randomization scheme has also been incorporated in the proposed architecture to reduce the effect of implementation mismatch on the output spur. Measured result shows about 5.47 dB reduction of fundamental spur compared to that of the conventional architecture with almost no degradation of noise performance. Copyright © 2014 John Wiley & Sons, Ltd.     

基波变频技术在频率合成器中的应用研究

本文首先对宽带频率合成技术基本原理及关键技术点进行了分析,然后依据设计目标给出了宽带微波锁相环和低噪声变频本振的设计方案,并对其中设计要点及所起作用进行了论述,最后通过性能测试,验证了方案的可行性和先进性,实现了大幅提高相位噪声指标,达到了预期的设计目标。     

基于DDS＋PLL技术频率合成器的设计与实现

本文介绍了DDS＋PLL方式实现频率合成的基本原理和技术优势。根据GSM-1900系统对频率源的要求,提出了一种基于DDS＋PLL结构频率合成器的硬件电路设计方案。借助于EDA仿真软件ADS、ADISimPLL完成了频率合成器中关键模块参数的确定,并对系统性能进行了仿真分析,最后运用AD9851、ADF4113等芯片完成了频率合成器的硬件实现,测量结果表明该频率合成器达到了设计指标,系统性能良好。     

双路相参脉间随机捷变频频综的设计与仿真

提出了一种双路相参脉间随机捷变频频综器的设计方法,设计采用双路DDS产生具有一定带宽的脉间频率捷变信号与S波段跳频源上变频,使频综器在DDS频带内实现脉间随机捷变,在PLL频带内实现脉冲串间跳变.通过对设计难点的说明,重点分析了DDS的杂散情况,选择出满足设计的DDS芯片及频段;同时设计需要产生两路相差30 MHz相参...     

低成本高性能混合频率合成器的设计

随着移动通信、雷达、测试仪器等领域的快速发展,低成本、高性能、小体积的频率合成器一直是设计的难点.介绍了1种混合频率合成方案,避免了单环通过简单倍频产生的相噪恶化.采用AD9858实现频率高分辨率,利用可变带宽实现环路快速锁定,使用三级不同带宽的滤波器对环路中的相位噪声、谐波分量等进行抑制.通过最后的实验测试,输出信号...