首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 218 毫秒
1.
简要分析了电子式互感器和保护控制设备接口的相关国际标准,指出合并单元的设计是实档现此接口的关键因素.就遵循IEC 61850-9-1标准设计合并单元时所面临的同步问题,分析了需具体实现的功能,并提出了一种利用现场可编程逻辑门阵列器件解决的新方法.此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样,在同步输入时钟受到干扰或短时丢失时,可对其进行实时跟踪和判断,从而在输入时钟恢复正常后实现合并单元的快速同步.软件仿真和实验结果均证明了此方法的有效性.  相似文献   

2.
卢小龙 《电源技术应用》2013,(1):268-269,287
介绍了合并单元的同步方法和IEEE1588时钟同步系统的授时原理。利用卫星时钟和本地时钟互补的特点,把IEEE1588秒脉冲与本地晶振时钟相结合进行锁相处理产生高精度同步时钟,再将该时钟进行倍频处理后向高压侧设备发送同步采样命令。分析了异常情况时的处理方法,并针对合并单元进行组网。该方法理论上可以满足智能变电站对时钟精度的要求。  相似文献   

3.
基于合并单元同步性能与数据可靠性,分析同步元件的工作状态机制,提出同步守时方法。在分析合并单元同步元件工作状态机制与状态判断的基础上,研究了外部时钟丢失后合并单元误同步机理,并提出了相应的改进方法,以避免误同步的发生。  相似文献   

4.
基于IEC 61850-9-2的合并单元研究   总被引:5,自引:0,他引:5  
合并单元是一次电压/电流互感器设备与二次保护测控单元的关键接口,是变电站过程层数据数字化、共享化的核心单元.介绍了基于IEC 61850-9-2及UCAIug IEC61850-9-2LE的合并单元设计思路,讨论了合并单元的采样值组帧方法及其互操作问题,给出了合并单元的数据建模、时钟同步以及采样值传输的实现方法.对基于IEC61850-9-2LE的合并单元样机测试,实验数据表明该样机各项参数令人满意.  相似文献   

5.
数字化变电站新型合并单元的研制   总被引:4,自引:1,他引:3  
分析了数字化变电站发展对合并单元研发的新要求,研究了新型合并单元关键技术及其应用,包括:合并单元模型、基于IEC 61850-9-2标准的采样值映射、基于IEEE 1588标准的装置校时与同步实现和合并单元采样同步技术.最后对基于大型现场可编程门阵列(FPGA)技术研制的新型合并单元装置软硬件结构进行了设计说明.  相似文献   

6.
采用FPGA&DSP实现电子式互感器合并单元   总被引:3,自引:0,他引:3  
一次电子式互感器与变电站实现数字化连接主要通过合并单元来实现.为此,介绍了电子式互感器数字输出接口的重要组成部分-合并单元的定义及其组成,分析了合并单元的功能特点进而提出了一种以FPGA和DSP构架的合并单元实现方案;使用FPGA实现了合并单元的同步功能,并利用FPGA由用户定制专用硬件电路的高速、并行处理能力以及DSP的数字运算、控制能力,将两者互相补充,实现了12路数据接收、处理、以太网通讯的功能.利用此方案实现的合并单元满足了电子式互感器数字接口高可靠性、强实时性、多任务的要求.合并单元的校验方法和实验结果验证了此方案的可行性.  相似文献   

7.
阐述智能变电站中组网传输采样值系统结构,分析了基于组网方式传输采样值的电子式互感器采样时序及站内采样同步的关键技术,在此基础上提出一种基于组网传输采样值的纵联光纤差动保护同步方案。该方案将纵联光纤差动采样同步下放至合并单元中完成,根据计算出的两侧采样时刻偏差和本侧重采样时刻对对侧采样数据进行重采样,最终在合并单元中完成两侧采样数据的同步,并将同步之后的对侧数据以IEC61850-9-2方式发送至过程层网络。通过理论分析和仿真验证可知,该采样同步方案不依赖同步时钟源、同步精度高、运算量小、易于实现、并具备工  相似文献   

8.
同步采样测试包含了数据同步测试与采样值精确度测试两个方面,是合并单元最重要的指标之一。在分析了合并单元同步采样测试的现状与存在的技术难点的基础上,介绍了一种基于实时Linux系统结合FPGA实时子系统、接口信号可扩展的合并单元同步采样测试装置的具体实现方法。该方法将FPGA的普通I/O管脚构成一个信号接口总线,通过读取信号接口板的I2C总线EEPROM保存的信息,来分配FPGA管脚的功能,从而实现接口信号的可扩展性,满足合并单元输入输出信号灵活多变的需求。同时,FPGA实现了采样值报文的接收,记录报文接收时标,采样值报文的生成与发送以及模拟MII接口直接与PHY通信等功能。结果表明,本测试装置能准确反映合并单元的数据同步精度、采样值精度,具有较强的实用价值。  相似文献   

9.
一次电子式互感器与变电站实现数字化连接主要通过合并单元来实现。为此,介绍了电子式互感器数字输出接口的重要组成部分—合并单元的定义及其组成,分析了合并单元的功能特点进而提出了一种以FPGA和DSP构架的合并单元实现方案;使用FPGA实现了合并单元的同步功能,并利用FPGA由用户定制专用硬件电路的高速、并行处理能力以及DSP的数字运算、控制能力,将两者互相补充,实现了12路数据接收、处理、以太网通讯的功能。利用此方案实现的合并单元满足了电子式互感器数字接口高可靠性、强实时性、多任务的要求。合并单元的校验方法和实验结果验证了此方案的可行性。  相似文献   

10.
介绍了数字化变电站IEEE1588同步对时系统的结构及特点,重点分析了不同模式情况下的实现机制与差别,提出了合并单元同步性能、主备时钟切换性能等项目的测试方法,通过实际工程测试得出了2个合并单元输出的采样值角差的变化以及主备时钟切换各环节延时等数据。最后结合测试中遇到的问题,提出了过程层网络主备时钟切换试验的重要性,并给出了对于合并单元的一些建议。  相似文献   

11.
智能变电站合并单元的同步性直接关系到所采集的电气量实时数据的时间一致性。高效的合并单元同步校准系统保证了合并单元数据的一致性。研究了合并单元的同步源和同步误差产生的原因,讨论了常见的时钟同步方法。提出了基于移相法和频率微调法的合并单元校准系统,并引入比例积分调节器对合并单元校准系统进行了同步控制。实际测试结果表明:采用所提方法后,同步偏差的波动范围从原先的600 ns至900 ns区间下降到40 ns左右,证明了所提方法的有效性。  相似文献   

12.
目前,我国的通信网络已基本实现数字化,传输和交换都是数字设备.随着电力通信网的快速发展,SDH传输网承载的业务也在不断地拓展,而时钟同步则是SDH网所必须解决的问题.同步网络结构上可分为准同步网络、主从同步网络以及混合同步网络3种.为提高网络的稳定性,一般都会同时规划好主用及备用时钟链路.针对主从同步网络,提出了一种时钟同步链路的规划方法.先通过最小生成树Prim算法规划主用时钟链路,然后在此基础上利用最小环算法规划备用时钟链路.最后在MATLAB上对该规划方法进行了仿真,并应用于示例拓扑,验证了该方法的正确性、可靠性.  相似文献   

13.
利用全球定位系统(Global Positioning System,GPS)时钟信号和晶振时钟信号精度互补的特点,提出了一种利用GPS时钟同步晶振时钟的新方法。采用除法电路和余数分摊的策略进行误差校正,使采样脉冲均匀准确,进一步减小各合并单元提供的采样脉冲之间的同步误差,同时在GPS时钟丢失时能减小积累误差,保持更长时间的同步。软件仿真和硬件实验均证明此方法的有效性。  相似文献   

14.
电子式互感器合并单元时间同步问题的解决方法   总被引:3,自引:0,他引:3  
文章简要介绍了连接电子式互感器与二次保护、测量设备的合并单元及其主要功能,通过分析合并单元在实际应用过程中所存在的时间同步问题,阐述了相关国际标准对时间同步的具体要求。提出了一种基于复杂可编程逻辑器件(CPLD)技术解决合并单元时间同步的新方法。该方法利用CPLD硬件执行速度快、I/O端口多的特点,结合甚高速集成电路硬件标准语言(VHDL)编写的内部运行软件,能够快速、准确地实现合并单元的同步。通过软件仿真分析和现场试验,证明了此方法的可行性,具有很好的工程实用价值。  相似文献   

15.
针对IEC60044-8标准中的同步脉冲法需要数据反馈所带来的工程实现困难、系统复杂度增大的问题,提出了基于分段线性插值法的合并单元数据同步问题的解决方案。首先建立分段线性插值函数,并基于余项函数进行误差分析。理论推导、数值分析和实验验证均表明:分段线性插值算法复杂度低、同步性好,其采样精度高于变电站国家标准要求。  相似文献   

16.
介绍了一种电子式互感器合并单元,该合并单元采用FPGA+DSP的硬件架构。该合并单元利用FPGA的实时性能,保证接收互感器数据以及同步脉冲的实时性;利用DSP的数据计算能力,采用抛物线插值算法,同步各互感器的采样数据。合并单元输出采样数据包目前支持IEC60044-8、IEC 61850-9-1、IEC61850-9-2等标准。IEC60044-8标准的接口为串口,有通信方式落后,通信效率低等缺点;IEC 61850-9-1标准接口为以太网,合并单元与智能设备间采用点对点通信方式,其跨间隔通讯效率低;本合并单元采用IEC61850-9-2标准,采样数据包支持网络传输模式。  相似文献   

17.
数字化变电站中电子互感器与二次设备的接口依靠合并单元实现,数字量输出接口是合并单元开发的关键点,也是产品检测时的重要项目.本文分析了电子互感器标准和IEC61850-9标准中对数字量输出的要求,并给出合并单元数字量输出帧的实现方案.在此基础上,本文提出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的接口设计方案,详细介绍了硬件和软件设计的方法.试验结果表明,该方案可以很好地应用于合并单元的数字输出.  相似文献   

18.
基于误差分析的变电站高精度时钟产生新方法   总被引:2,自引:0,他引:2  
针对全球定位系统(GPS)接收机输出时钟和晶振时钟在实际应用中存在的问题,建立了相应的误差模型,在误差估计的基础上,提出了一种全新的高精度同步时钟产生方法.基于该方案的同步时钟装置可以根据GPS时钟和晶振时钟的运行误差状况,选择适当的工作方式,保证在各种工况下均能输出高精度同步时钟,显著提高了同步时钟的可靠性.该同步时钟装置具有高精度秒脉冲及实时的时间报文输出,能够很好地用于实现变电站的统一对时.  相似文献   

19.
基于IEEE 1588实现变电站过程总线采样值同步新技术   总被引:32,自引:4,他引:32  
介绍并分析了网络测量和控制系统的精确时钟同步协议IEEE1588,通过与目前应用广泛的网络时间协议(NTP)相比较,指出其高精度时钟同步实现机制的特殊性。针对IEC61850所定义的过程总线上采样值高精度同步要求,提出了一种基于IEEE1588的合并单元同步实现的新方案。在此方案中,利用现场可编程门阵列(FPGA)对IEEE1588同步报文时标生成点进行精确确定,IEEE1588同步协议的实现利用微控制器完成。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号