Parks-Mclellan最优FIR数字滤波器FPGA实现

文中介绍利用现场可编程逻辑器件(FPGA)实现Parks-Mclellan最优FIR数字滤波器的方案.本方案采用Parks-Mclellan算法,利用MATLAB作为辅助设计工具,以MAXPLUS2为FPGA设计工具,用VHDL硬件描述语言对一给定指标的低通FIR数字滤波器进行了设计和实现,经MATLAB及MAXPLUS2测试仿真,验证了该设计方案可行.     

基于FPGA的分布式算法FIR滤波器设计

FIR滤波器具有许多优点,是数字信号处理系统中基本的元件。本文比较了目前FIR滤波器硬件实现的几种方法,详细研究了基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,设计了一个32阶线性相位FIR滤波器,并用VHDL语言对其进行了描述。此滤波器采用串行加法器将数据进行预相加,从而将滤波器的规模减半。其主要部分——乘累加单元,采用LUT查找表结构,将乘法运算转换为查表操作,提升处理速度。最后进行了硬件仿真,结果证明,这一方法是可行且高效的。     

基于FPGA的嵌入式逻辑分析仪设计

介绍了一种基于FPGA的嵌入式逻辑分析仪的工作原理,给出了它的部分控制信号的仿真结果.该分析仪不仅自成系统,还可以嵌入到其它系统当中,且其形成的移植性高的IP核可以根据需要方便地植入到别的器件中,使其具备逻辑分析功能.分析仪既可以现场测试,又可以进行远程监控测试.     

基于多相滤波结构的Zoom FFT及其FPGA实现

针对传统Zoom FFT算法运算量大、处理速度低的缺点,本文提出了一种适合于FPGA芯片实现Zoom FFT算法的结构,对这种结构进行了设计并用FPGA实现了该结构。在硬件实现时,改进了传统的多相滤波器的硬件实现方法,并将改进的多相滤波器和DDS技术应用到Zoom FFT的设计中。设计实例和硬件测试结果表明,这种结构与传统的Zoom FFT实现方法相比,占用FPGA资源少,处理速度快。     

基于FPGA的FIR滤波器FFT与DA算法的比较

本文利用FPGA实现了基于FFT算法与DA的FIR滤波器,在此基础上进行了规模和速度上的改进。通过MATLAB与MAX PLUSⅡ的联合仿真,验证了FPGA的实现方案是可行的和高效的。比较了两种算法在资源消耗以及速度方面各自的优越性。结果表明,采用基于DA蝶形处理器的并行FFT算法实现的64阶FIR滤波器使用了1869个LC,基于规模改进DA实现的同阶FIR滤波器使用了1428个LC,前者的使用资源多但速度优于后者。     

基于FPGA的无间歇测频方法研究与实现

介绍了一种时域测量频率的系统方案.阐述并分析了该方案的工作原理和相对误差.在对比传统测频方案两点不足的基础上对其进行了创新改进.此基于FPGA设计的无间歇测频系统硬件电路简单稳定高效,通过在正负闸门时间内双计数器连续交替计数实现无间歇测量,从而达到测量时段内覆盖全部频率的目的.在频率测量精度方面,脉冲上升沿触发使正负闸门时间与待测频率实现严格同步,通过改变置数闸门能够达到很高的测量精度.Quartus波形仿真结果也达到设计的预期效果.     

基于FPGA小波变换核的设计

提出了一种基于FPGA的小波变换核的设计方案;介绍了小波变换的工作原理及其FPGA实现方式,利用FIR滤波器组实现了小波变换的Mallat算法,通过采用自顶向下的设计思想,使用Verilog语言进行了设计,在QuartusII及ModelSim下进行了编译和仿真。并最终将设计进行参数化,实现IP核的参数化。经验证系统工作灵敏、可靠,完全满足实时性的要求。     

基于FPGA的CELLPACK信号采集系统设计

为实现CELLPACK信号的实时处理,通过对相关采集系统对比分析,设计了基于FPGA的CELLPACK信号采集系统。在该数据采集系统中,以现场可编程逻辑门阵列（FPGA）控制芯片为核心,由12bit的串行ADC对CELLPACK信号进行采样,FPGA实现的系统接收采样信号并实现实时串并转换、滤波及脉冲甄别等信号处理操作,然后将有效数据同时写入异步FIFO和SDRAM供微控制器（MCU）通过异步总线接口进行读取,从而计算出CELLPACK中的血球细胞密度。该系统已成功应用于某血细胞分析仪的产品生产中,能有效地实现信号的采集处理及存储功能。     

延时滤波器在水声信号处理中的应用及FPGA实现

某声呐系统由于硬件限制,基阵中各阵元的接收信号存在固定采样时间差.为使接收的窄带信号达到采样时间同步,系统在FPGA中使用了延时滤波器进行修正.延时滤波器主要通过数据捅值的方法提高采样频率,从而达剑准确调整采样时间的日的.同时为降低处理的数据量,FPGA还进行了数据的正交采样处理.通过分析提出了一种优化算法:它将两个处理过程合并,仅使用一个滤波器实现.利用软件仿真对算法进行了验证,调整后任意通道之间的信号相位基本一致,最大相位误差小于0.1°.在硬什程序设计中,各模块之间采用了流水线:亡作方式.在程序输入部分加入了自检数据,方便了硬件程序的调试.经检验该硬件程序的输出与软件仿真的结果基本一致.     

基于FPGA的网络接口设计与应用

本文根据RTL8019的性能特性,设计了EP2C8与RTL8019的硬件连接,并且在SOPC Builder中制定了RTL8019的IP软核,最后给出TNIOS Ⅱ IDE对RTL8019的软件编程方法.此方案已成功运用到了电子式互感器校验仪网络接口部分的设计.经实践证明,此种设计方法对于单片机和DSP等嵌入式系统的设计都具有参考价值.     

基于FPGA的GHz宽带中频数字采集系统的设计

针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。     

基于FPGA的数字基带相关接收系统的设计

对几种数字相关器的理论模型、实现算法和性能做了研究分析。在此基础之上基于FPGA采用VHDL语言对所研究的数字相关器进行设计,并结合所设计的数字相关器,完成数字基带相关接收系统的设计。整个研究设计的核心是接收信息码与本地伪码间的相关同步。利用仿真软件对信号处理过程进行仿真,仿真结果验证了设计的正确性。     

基于FPGA的数字正交混频变换算法的实现

数字正交变换在数字信号处理、雷达信号处理领域内有着极其重要的作用,FPGA在速度、体积方面和设计的灵活性上,都能适应现代电子战信号处理系统的要求.基于FPGA的信号处理机能够充分发挥FPGA硬件资源丰富的特点,并且易于实现并行处理,从而大幅度提高系统的处理速度.因此,该方法在高速实时信号处理方面有着极其广泛的应用前景.本文提出了一种采用FPGA实现该算法的具体流程,在保证正确性和尽可能快的处理速度的同时又考虑到了资源合理优化,并且结合一设计实例作出详细阐述.实验表明,该算法性能优良,能够满足实际需要.     

基于FPGA的数字温度计设计

为了采用FPGA技术开发出低成本的温度测量系统,通过分析数字温度传感器DS18B20的单总线通信协议,严格按照传感器的通信时序要求,使用有限状态机（FSM）设计出了DS18B20的单总线通信控制器（IP核）。并以此单总线控制器为核心在EP2C8Q208C8 FPGA开发板上开发出了完整的温度测量与显示系统,最终的测试结果表明,所设计的单总线控制器不但能够稳定驱动DS18B20进行温度参数的测量,而且在FPGA片上构建的测温系统硬件实现代价低至了410个逻辑单元、完成一次温度测量的用时也只有754.7 ms。     

基于MATLAB信号处理工具箱的数字滤波器设计与仿真

介绍了一种利用MATLAB信号处理工具箱(SignalProcessingToolbox)快速有效地设计由软件组成的常规数字滤波器的方法。给出了使用MATLAB语言进行程序设计和利用信号处理工具箱的FDATool工具进行界面设计的详细步骤。利用MATLAB设计滤波器,可以随时对比设计要求和滤波器特性调整参数,直观简便,极大地减轻了工作量,有利于滤波器设计的最优化。还介绍了如何利用MATLAB环境下的仿真软件Simulink对所设计的滤波器进行模拟仿真。     

高性能数字接收机FPGA设计与实现

针对多模移动通信标准测试的需求,设计一款可广泛应用于多模综测仪的数字接收机.根据带通采样原理直接对153.6 MHz的QPSK/TD-SCDMA等中频信号进行采样,在FPGA中实现高效数字下变频、移相滤波、多速率抽取、成型滤波和符号同步等功能,以正交I、Q信号输出便于后续DSP对其进行软件算法解调和处理.实验结果表明,该方案能有效减少数字下变频资源消耗、增强接收通道的线性动态范围、提高模数转换器的有效分辨率、改善通道矢量解调指标,适合作为多模宽带数字中频接收机的实施方案.     

基于FPGA的仪表用多功能数字时钟的嵌入设计

本文介绍了一种基于FPGA实现的多功能数字时钟的设计方案,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时.该方案可以嵌入到采用FPGA芯片实现的仪器仪表中,具有结构简单,功能强大,性价比高的特点,稍加改动可适用于许多仪器仪表系统中,具有很好的可移植性.     

基于FPGA的手持式数字示波器的设计

针对传统示波器体积大、携带不便等问题,利用现场可编程门阵列（field programmable gate array,FPGA）强大的性能,研制一款基于FPGA的手持式数字示波器。系统以Altera公司FPGA为主控芯片组建逻辑控制电路,利用Quartus II开发工具以及Verilog HDL语言描述控制逻辑,实现时钟分配、采样缓冲、触发、测频、测幅等功能。用SOPC Builder构建Nios II软核处理器,通过C语言编程实现触摸控制、显示控制等功能。经过实验测试表明,该示波器系统工作稳定,具有较高的性能指标和实用性,在手持式数字示波器的研制方面有较好的参考价值。     

基于FPGA的数字荧光显示系统设计与实现

在现代数字信号处理领域,异常、突发、瞬态信号一直是测量的难题,在传统的信号测量方法中往往采用扫频的方式来检测信号,而这种测量方式最大的缺点在于测量的非实时性,它以一定的步进通过一系列频率段,这样通常会漏掉当前扫描频段之外发生的重要瞬态事件.设计采用了一种全新的信号测量方式-数字荧光显示测量,以FPGA（field programmable gate array）为平台,充分利用FPGA的高速数据处理能力以及现场可编程特性,通过高速的频谱变换将一段时间内的所有频谱信息压缩成一个数据位图矩阵,然后将位图数据配色并显示.通过这些配色后的频谱信息可以很直观地发现在传统测量方法中被漏掉的异常、突发和瞬态信号.