C波段宽带线性调频信号源的设计

宽带线性调频信号源在通信、雷达和仪器中有着广泛的应用.传统的线性调频信号产生方法有先天性的缺陷,本文介绍了一种基于DDS和PLL的C波段宽带线性调频信号源的设计方法.这种方法巧妙地使DDS和PLL进行优势互补,可产生带宽达1 GHz的高线性度线性调频信号.实验表明,这种方法能够完全补偿VCO的非线性,并且具有简单易行,可编程,可扩展,实用性强等优点,所产生的线性调频信号具有带宽宽、相位噪声低、频率分辨率高等特性,能够满足精密测距雷达对线性调频电路的技术要求.     

X波段线性调频信号源的设计

X波段线性调频信号源已在多个领域得到广泛应用.采用直接数字频率合成(DDS)激励锁相频率合成(PLL)的技术,可以弥补各自的缺点,设计了X波段( 10GHz ～10.5GHz)线性调频信号源的实现方案,并对信号源的频率建立时间和相位噪声进行了仿真,重点研究了基于AD9854的锁相环激励信号源的设计.     

基于AD9956的三角波线性调频信号源设计

三角波线性调频体制雷达系统,在工业精密测距、汽车防撞检测等领域,具有广阔的应用前景。采用结合DDS和PLL技术的频率合成芯片,可构建高性能的三角波线性调频源。本文介绍了一种基于AD9956芯片的高频率线性度,大带宽的三角波线性调频信号源的实现方案。给出了AD9956产生三角波线性调频信号的硬件结构和控制方法。实验表明,这种方法具有简单易行,可编程,可扩展,实用性强等优点,能够满足精密测距雷达对线性调频电路的技术要求。     

一种线性调频信号源的设计

介绍了一种基于DDS芯片AD9956实现线性调频功能的硬件实现方法。阐述了如何利用DDS激励PLL系统的方案,设计一种覆盖雷达典型频段的、线性调频的信号源。该设计能满足线性调频的要求,具有较好的实用价值,而且具有很好的可编程性和扩展性。     

一款低成本的宽带扫频源设计

本文给出了一款基于DDS＋PLL＋混频技术的0.3～1300MHz扫频源设计,并对这种方案进行了可行性分析。该方案为DDS激励PLL的方案,用到两个锁相环。其中一路由DDS输出作为PLL的激励信号,PLL设计成N倍频环;另一路经过锁相得到固定频率信号,最终这两路信号再进行混频。针对目标市场,在考虑成本的前提下,方案保证了一定的相位噪声和杂散抑制,对输出电平平坦度做了一定的控制,同时利用DDS的高频率分辨率、容易实现程序控制等优点以及PLL很高的工作频率和良好的窄带滤波特性,实现了小步进、切换时间短的宽带扫频源。测试结果达到了预期目的,证明了方案的可行性。     

单边带宽带线性调频信号发生器的设计

本文介绍了采用DDS芯片产生宽带线性调频信号,以及通过正交调制将基带线性调频信号变换为单边带线性调频信号的系统设计方案。按此方案成功实现了宽带线性调频信号发生器系统。实验表明,该系统灵活、可靠,输出信号有很好的频率线性度。     

基于双DDS跳变的捷变频率发生器的设计

捷变频率发生器是雷达、通信、电子对抗等领域中极为重要的测量仪器。DDS可实现高速、小步进信号的输出,适用于捷变频率合成。近几年,捷变频率合成常用DDS倍频滤波的方法,但宽带信号倍频后会导致相位噪声恶化、杂散信号放大等问题。本文分析了直接数字合成(DDS)在捷变频率合成中的特性,提出了一种双DDS跳变方案合成宽带跳频信号,并应用该方案设计捷变频率发生器,输出性能指标优越的300MHz带宽的跳频信号,适用作某型号射频信号源的载波信号。     

基于AD9850高频信号源设计

文中主要论述AD9850工作原理及利用该芯片实现的高频信号源系统。为了得到更宽频率范围的频率输出，本系统采用了先进的DDS＋PLL技术。该高频信号源可实现FM调制方式，幅值和频率均可调，频率范围为10kHz-100MHz.     

基于DDS的宽带雷达信号产生技术研究

直接数字频率合成技术DDS,在现代雷达信号波形产生中具有重要的地位.本文主要介绍了基于DDS的宽带雷达信号产生的几项关键技术,提出了一种宽带捷变雷达信号的产生方案,并详细介绍了基于FPGA的DDS设计的基本原理、电路结构和设计优化方法.利用Altera公司Cyclone系列芯片并采用线性插值法进行设计与仿真,不仅很方便地产生了线性调频信号(LFM),并且所产生的信号具有频率分辨率高、频率转换速度快以及相位噪声低等优点.理论分析和计算机仿真结果均验证了该方案的正确性和有效性.     

基于DDS技术的信号源设计

采用直接数字频率合成技术(DDS)设计了一种电力载波测试信号源。该信号源采用CY7C68013单片机控制AD9850 DDS芯片产生频率可调的电力载波测试信号,其频率范围为80～500kHz宽、频率分辨率为0.1Hz,且频率转换时间短、使用方便。     

基于DDS的C波段宽带小步进低相噪频率源的设计与实现

设计一款基于直接数字频率合成(DDS)驱动的C波段频率源,该频率源使用AD9912 DDS芯片产生低频参考,通过驱动锁相环产生C波段的频率输出。其中,DDS作为驱动可以保证频率综合器足够细小的分辨率,锁相环作为可变次数倍频器可完成对参考频率的频率倍增,从而在C波段范围下同时实现宽频带、小步进、低相位噪声与低杂散的指标要求。通过实验与测试,该频率源可以1k Hz为频率步进实现6.75~7.75GHz的频率输出范围,其相位噪声达到―95dBc/Hz@10kHz,杂散抑制度达到70dBc。即与典型的锁相环结构相比,在同样的频率步进与输出频率下,实现了宽频带,并获得了更好的杂散表现与相位噪声。     

基于DDS和PLL技术的微波捷变频频综模拟器

现代雷达及跳频通信系统对微波捷变频频综提出了越来越高的要求,DDS和PLL技术是当今主要的捷变频信号合成方法.本文提出了一种基于DDS和PLL技术的微波捷变频频综模拟器,能够满足现代高精度信号源分析仪对捷变频信号捷变频时间的检测和演示,同时也是一种理想的微波捷变频频综实现方案.     

一种DDS／PLL混合型高分辨率频率合成器

本文利用直接数字频率合成器频率分辨率和相位噪声低而锁相环锁率合成器输出频率高和对鉴相输入呈现窄带特性的优点,用ＳＴＥＬ－１１７５ＤＤＳ芯片设计了一个高分辨率正弦信号产生器,并以此推动锁相环进行倍频。通过这种ＤＤＳ／ＰＬＬ混合型频率合成器,得到了中心频率为３８ＭＨｚ的高分辨率正弦信号。本文给出了电路设计过程及测试结果。     

基于AD9854的DDS+PLL的时钟源设计

采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法,来产生0.1 Hz～1.1 GHz连续可调的时钟信号.利用FPGA控制DDS芯片、集成锁相环芯片、可编程分频器和多路选择器,顺利实现了利用集成锁相环芯片产生GHz的时钟输出信号.测试结果表明,输出的时钟信号的频率、抖动等性能指标能够满足设计要求.利用集...