负载大小对SiC MOSFET开关速度的影响

现有研究多关注驱动电阻、驱动电压、寄生参数等对碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)开关特性的影响,鲜有文献研究负载大小的影响。针对负载大小影响SiC MOSFET开关速度这一现象,建立开关过程模型,结合其转移特性分析此现象产生的原因,仿真和理论分析表明,SiC MOSFET的开通速度随负载增大而降低,关断速度随负载增大而增加。使用SiC功率模块进行双脉冲测试,结果验证了理论分析的正确性。     

基于PLECS的车载SiC单相逆变器损耗研究

近年来,碳化硅(SiC)金属-氧化物半导体场效应晶体管(MOSFET)在电力电子领域的应用日益成熟。由于其具有损耗低、导通电阻小、开关速度快、频率高等优点,因此,当其应用在车载单相逆变器中时,可以通过提高开关频率来有效地减小磁性元件的体积,从而提高逆变器的功率密度,减轻重量。但随着开关频率的提高,逆变器的开关损耗也随之增加,因此SiC MOSFET单相逆变器的损耗分析在设计过程中至关重要。对车载SiC单相逆变器在单极性正弦脉宽调制(SPWM)下的开关器件损耗进行详细分析;在PLECS仿真软件中搭建SiC MOSFET单相逆变器的电路模型和器件损耗模型;最后搭建SiC MOSFET单相逆变器的实验平台,测试开关器件的损耗,验证损耗理论计算的正确性及损耗模型的有效性。     

功率MOSFET在中小功率电机调速中的应用

1引　言功率MOSFET是单极性载流子晶体管,与双极型器件表现出很大不同的特性。由于功率MOSFET没有积蓄载流子现象,所以具有较高的增益和极快的开关速度。解决了高电流、大电压的问题,它的出现,使MOS器件从小功率进入了大功率范围。目前生产的功率MOSFET多数为N沟道增强型,N沟道     

大功率复合器件的PSPICE模拟

在ＰＳＰＩＣＥ电路模拟软件中，采用简单易行的等效电路模拟法，建立了改进型等效电路模型，实现了对功率开关器件特性的模拟。通过与实验结果比较，主宰了改进模型的可靠性。     

碳化硅MOSFET并联特性分析

由于碳化硅器件的耐流限制,碳化硅金属氧化物半导体场效应晶体管(MOSFET)在大功率应用领域通常需并联连接。然而,碳化硅MOSFET开关速度快,使之相比于硅基MOSFET和绝缘栅双极型晶体管(IGBT)对寄生参数更加敏感,在并联连接时尤其是动态过程中实现均流也成为更大的挑战。器件并联工作中,由于不均流造成的高电流过冲和高损耗可能造成器件损坏。此处介绍了一种自建器件模型,并基于该模型进行器件并联的仿真。互感在电路分析中,通常会被忽略,通过实验和仿真的对比,论证了互感会对均流效果产生重要影响。     

用于SiC MOSFET开关电压测量的非接触式电场耦合电压传感器EI北大核心CSCD

准确测量碳化硅(silicon carbide,SiC)金属–氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)开关电压是评估SiC MOSFET开关特性、计算开关损耗、优化变换器设计的关键。随着SiC MOSFET开关速度、耐压及功率密度的提升,开关电压测量难的问题逐渐凸显,因此对电压传感器的带宽、耐压和侵入性提出了新的要求。该文以SiC MOSFET的开关电压为研究对象,根据目前开关电压的测量需求,提出一种利用电场耦合原理测量开关电压的非接触式电压传感器,并设计混合积分电路对传感器输出信号进行电压重构。在此基础上,通过仿真和计算着重分析电场耦合电压传感器的结构和电路参数的设计依据。传感器带宽范围为5Hz~260MHz,量程为-1000~+1000V,输入电容约为0.73pF,最后利用双脉冲测试,将其与商用示波器探头的测量结果进行对比,验证电场耦合电压传感器的准确性。     

基于源极电感检测法的SiC MOSFET短路保护电路研究

碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)凭借高工作温度、高开关频率和低导通损耗等优点,被广泛应用于高压、高温和高工作频率场合,但SiC MOSFET的短路耐受时间较小,仅为2～5μs,这对SiC MOSFET的短路保护电路提出了更高的要求.首先总结分析SiC MOSFET短路故障特性,然后基于源极电感检测法设计一款SiC MOSFET短路保护电路并简要分析其工作原理,最后搭建实验平台进行实验验证.实验结果表明,所设计的短路保护电路结构简单,当SiC MOSFET发生硬开关短路故障或负载短路故障时,保护电路能够在故障发生的1μs内关断器件,保证器件的安全运行.     

栅极下加氧化层的新型沟槽栅E-JFET仿真研究

新结构沟槽栅E-JFET的特点是在栅极下隐埋局域氧化层,以降低栅电容,从而改善器件的开关速度,尤其是适用于低压高频领域.通过理论及仿真分析,与无埋氧化层的沟槽栅MOSFET以及沟槽栅E-JFET进行了性能比较.结果证明,该结构具有最低的开关功耗,即QG最小,在相同条件下相对于沟槽栅MOSFET和沟槽栅E-JFET来说,QG的改善分别可达到86.3%和13.4%.     

功率MOSFET隔离驱动电路设计分析

半导体开关管器件作为开关电源中的关键器件,其驱动电路的设计是电源领域的关键技术之一,普通大功率金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极型晶体管(IGBT)由于器件结构不同,驱动要求和技术也不相同,小功率MOSFET的栅源极寄生电容一般为10~100 pF,而大功率MOSFET的栅源极寄生电容则可达1~10 nF,因此需较大的动态驱动功率。目前,对于MOSFET隔离驱动方式主要有光电耦合隔离和磁耦合隔离,一般以磁隔离为主要应用方式,在传统的MOSFET磁隔离驱动电路中,若占空比出现突变,其隔离输出的低电平则会出现上扬现象,导致开关管出现误动作,严重可能导致MOSFET器件烧毁,给出载波隔离驱动方法和边沿触发隔离驱动方法,两种方法都能克服低电平的上扬问题,通过测试对比两种驱动方式的优缺点。     

基于PSpice的SiC MOSFET的关键参数建模

分析研究了SiC金属氧化物半导体场效晶体管(MOSFET)各参数与其动、静态特性的内在关系,提出了一种基于PSpice的SiC MOSFET建模新方法。通过引入电压控制电压源对栅极阈值电压进行补偿修正,采用两种不同的结电容模型描述各端电压不同而带来的结电容的变化,并同时增加了MOSFET的漏源电阻、栅极电阻随温度变化的变温度子模型。新模型可全面准确反映SiC MOSFET的动、静态特性,为SiC MOSFET的开关过程分析、损耗计算及主电路设计提供了重要依据。     

Device circuit co‐design to reduce gate leakage current in VLSI logic circuits in nano regime

In this paper, nanoscale metal–oxide–semiconductor field‐effect transistor (MOSFET) device circuit co‐design is presented with an aim to reduce the gate leakage curren t in VLSI logic circuits. Firstly, gate leakage current is modeled through high‐k spacer underlap MOSFET (HSU MOSFET). In this HSU MOSFET, inversion layer is induced in underlap region by the gate fringing field through high‐k dielectric (high‐k) spacer, and this inversion layer in the underlap region acts as extended source/drain region. The analytical model results are compared with the two‐dimensional Sentaurus device simulation. Good agreement is obtained between the model and Sentaurus simulation. It is observed that modified HSU MOSFET had improved off current, subthreshold slope, and drain‐induced barrier lowering characteristics. Further, modified HSU MOSFET is also analyzed for gate leakage in generic logic circuits. Copyright © 2015 John Wiley & Sons, Ltd.     

适用于电动汽车的SiC MOSFET PSpice仿真模型研究

为了基于PSpice电路对电动汽车DC/DC变换器中的碳化硅(SiC)MOSFET的工作特性进行实时准确地仿真,针对SiC MOSFET提出了一种新型的电压控制电流源型VCCST(voltage-controlled current source type)PSpice仿真模型。首先,为了获得SiC MOSFET准确的静态特性建立了电压控制电流源作为SiC MOSFET的内核,以描述SiC MOSFET的转移特性和输出特性;然后,为了获得SiC MOSFET准确的动态特性,建立了基于电压控制电流源与恒定电容的栅漏电容(CGD)子电路模型,所提SiC MOSFET VCCST PSpice模型在简化参数提取方法的同时,能够满足模型准确性的要求;最后,建立的SiC MOSFET VCCST PSpice模型应用于Boost变换器进行仿真和实验,并对SiC MOSFET的特性进行测试。测试结果验证了所提SiC MOSFET VCCST PSpice仿真模型的准确性和实时性,从而为SiC MOSFET在电动汽车DC/DC变换器中的设计和应用提供了便利。     

考虑变温度影响的SiC MOSFET建模与分析

为了准确反映SiC MOSFET在不同温度下的电气特性,对影响SiC MOSFET电气特性的关键参数进行了分析,提出了一种SiC MOSFET等效电路模型。首先,根据SiC MOSFET阈值电压和跨导随温度变化的规律,采用函数拟合的温控电源模型对SiC MOSFET的阈值电压和漏极电流进行补偿;其次,考虑寄生电容与极间电压的关系,采用电容子电路和可变电容模型对SiC MOSFET的寄生电容进行等效模拟,根据SiC MOSFET体二极管对其静、动态特性的影响,利用独立二极管模型描述体二极管特性,进而建立SiC MOSFET的等效电路模型。最后,在不同温度条件下,对该模型进行了仿真并与实验测试结果进行了对比。结果表明所建模型较为准确地描述SiC MOSFET在较宽温度范围内的静、动态特性,验证了模型的有效性。     

梯度放大器中MOSFET器件功率损耗分析

为分析梯度放大器样机中MOSFET器件的功率损耗,建立了适用于样机使用的MOSFET的器件行为模型,并通过简化实际电路的方法建立了仿真分析电路。在此基础上完成了不同工作状况下MOSFET器件及负载的功率损耗仿真分析;同时在梯度放大器样机上完成了相应工作状况的实验测量。仿真分析数据和实验结果表明了,二者对应波形吻合,且不同工作状况下功率损耗的计算结果误差在±10%以内,仿真分析可有效的应用于器件功率损耗分析。     

考虑器件工作温度影响的Si C功率MOSFET建模

提出一种基于MATLAB/Simulink的SiC功率MOSFET全工作区变温度参数建模方法。在Si基横向双扩散MOSFET模型的基础上,采用与温度相关的电流源和电压源补偿器件漏极电流和阈值电压的变化。通过补充实验拓展SiC功率MOSFET的饱和区工作特性曲线,并根据Si C功率MOSFET的工作特性,采用数学拟合的方法来提取模型参数。在保留各个参数物理意义的同时,摆脱建模过程对物理参数的依赖。在不同电压、电流及温度(25~200℃)的情况下对器件的输出特性、转移特性、阈值电压、导通电阻及开关损耗进行测试,将测试结果与MATLAB/Simulink模型仿真结果进行性比较。模型仿真结果与实际测试结果一致,开关损耗误差在7%之内,验证了模型的准确性及有效性,为实际应用Si C功率MOSFET时系统性能及损耗分析提供参考依据。     

基于SiC MOSFET的移相全桥ZVS变换器

移相全桥ZVS变换器通过软开关技术,显著地减小了开关损耗,并进一步提高装置的效率,得到了广泛应用,但传统移相全桥ZVS变换器在低压大电流情况下整流二极管导通损耗较大。首先采用同步整流技术,降低了次级整流管的导通损耗;然后采用在原边加箝位二极管的方法抑制了副边整流管两端的电压尖峰;并且采用在原边串联隔直电容的方法抑制直流分量;最后用Saber搭建SiC MOSFET半桥模块的仿真模型,通过MATLAB和Saber协同仿真来验证高频下SiC MOSFET的工作特性。     

应用于无线充电系统的SiC MOSFET关断特性分析

SiC MOSFET的关断特性是无线充电系统传输效率和电应力研究的主要内容之一,对系统的安全、高效运行具有重要意义.首先,针对无线充电系统中考虑高次谐波的关断瞬态电流进行建模,并基于数据手册建立SiC MOSFET的关断能量损耗模型;其次,通过计算和仿真验证关断瞬态电流求解的正确性,探讨了关断瞬态电流、关断能量损耗与直流母线电压和输出功率的关系;最后,搭建1 kW LCC-S补偿的基于SiC MOSFET的无线充电系统进行实验验证,结果证明在全输出功率范围内,应用于无线充电系统的SiC MOSFET具有恒关断电流和恒关断损耗的特性.     

碳化硅MOSFET电热耦合模型及分析

为在Matlab/Simulink环境下准确预测碳化硅Si C(silicon carbide)功率器件在实际工况下的结温变化,针对Si C MOSFET器件提出了一种基于时变温度反馈的电热耦合模型建模方法。该方法能更好地反映Si C MOSFET在导通和开关过程中的性能特点,模型从器件物理分析和工作机理出发,将功率损耗和热网络模块引入建模,实时反馈器件结温和更新温度相关参数。采用CREE C2M0160120D Si C MOSFET器件进行测试,根据制造商数据手册和测试实验中提取,仿真结果证实了该建模方法的正确性,为器件的寿命预测和可靠性评估提供了研究基础。     

基于遗传算法的SiC MOSFET导通电阻模型

提出了一种简洁、新颖的SiC MOSFET器件导通电阻模型,该模型采用遗传算法对其不同温度下的导通电阻进行准确描述。相比于传统的导通电阻建模方案,采用进化算法可以准确地得到MOSFET导通电阻与结温之间的关系。并探究了不同种群规模、交叉率和变异率对算法的影响。为了验证模型的准确性,采用一款自主封装的1 200 V/90 A SiC MOSFET模块去验证模型的静态特性,并与传统导通电阻建模方案进行对比,其最大误差为4.1%。     

SiC超结MOSFET的短路特性研究

SiC超结MOSFET设计基于N/P柱的电荷补偿效应,在保证耐压的同时具有较低的导通损耗和更快的开关速度,因此对SiC超结MOSFET可靠性的分析研究有助于深入理解器件工作机理,为更好地应用提供必要的理论支撑。基于TCAD Sentaurus模拟软件,对1 200 V电压等级的传统SiC MOSFET结构和SiC超结 MOSFET结构进行建模。首先对比了2种器件的基本电学参数,然后重点分析了短路特性差异,在相同短路条件下对器件内部的物理机理进行了分析。结果表明SiC超结 MOSFET可以有效地提高器件的击穿电压和导通电阻,同时表现出更好的短路可靠性。进一步分析了不同的偏置电压下SiC超结 MOSFET的短路特性,结果表明,随着外部施加偏置电压增加,器件的短路耐受时间减小,同时短路饱和电流也会相应增大。